[发明专利]网格着色器输出管理技术

说明书

本发明的主题是“网格着色器输出管理技术”。方法、系统和设备可以提供确定小网格的大小并且如果小网格的大小大于部分大小的缓冲器分配则将小网格写入到完全大小的缓冲器分配的技术。如果小网格的大小不大于部分大小的缓冲器分配，则该技术还可以将小网格写入到部分大小的缓冲器分配。

技术领域

实施例一般涉及图形处理架构。更特别地，实施例涉及具有高效网格着色器输出管理技术的图形处理架构。

背景技术

图形处理器三维（3D）管线可以使用网格着色器来生成要被渲染的几何对象的“小网格（meshlet）”。出于性能原因，通常在图形处理器的内部存储设备中缓冲小网格数据，直至能够按顺序消耗（例如，渲染）该数据。每小网格的输出数据的量是可变的，并且可以有从空输出直到数千字节数据的范围。由于在网格着色器内核的执行时间确定所生成的小网格的大小，因此在网格着色器执行之前通常预分配用来接收网格着色器内核可允许的最大大小的小网格的内部存储设备的量。如果所生成的实际小网格仅消耗预分配的小部分（例如，“稀疏”输出），则分配的未使用的剩余部分通常不可用于重新分配，直至小网格被渲染。针对小网格的内部存储设备的这种低效使用可限制活跃（例如，“运行中（in-flight）”）小网格的数量并且导致次优的网格着色性能，特别是在最大大小的小网格分配较大时。

附图说明

通过阅读以下说明书和随附权利要求并且通过参照以下附图，实施例的各种优点对于本领域技术人员将变得显而易见，附图中：

图1是根据实施例的小网格跟踪资源的示例的图示；

图2是根据实施例的操作网格着色器的方法的示例的流程图；

图3是根据实施例的操作图形处理架构的方法的示例的流程图；

图4是根据实施例的性能增强计算系统的示例的框图；

图5是根据实施例的处理系统的示例的框图；

图6是根据实施例的处理器的示例的框图；

图7是根据实施例的图形处理器的示例的框图；

图8是根据实施例的图形处理器的图形处理引擎的示例的框图；

图9是根据实施例的图形处理器核的硬件逻辑的示例的框图；

图10A到10B图示了根据实施例的线程执行逻辑的示例；

图11是图示根据实施例的图形处理器指令格式的示例的框图；

图12是根据实施例的图形处理器的另一示例的框图；

图13A是图示根据实施例的图形处理器命令格式的示例的框图；

图13B是图示根据实施例的图形处理器命令序列的示例的框图；

图14图示了根据实施例的用于数据处理系统的示例图形软件架构；

图15A是图示根据实施例的IP核开发系统的示例的框图；

图15B图示了根据实施例的集成电路封装组装件的横截面侧视图的示例；

图16是图示根据实施例的芯片上系统集成电路的示例的框图；

图17A到17B是图示根据实施例的供在SoC（芯片上系统）内使用的示例性图形处理器的框图；以及

图18A到18B图示了根据实施例的另外的示例性图形处理器逻辑。

具体实施方式