[发明专利]一种结合鳍式电晶管与SOI电晶管的器件结构及制造方法在审

申请号：	202010212553.9	申请日：	2020-03-24
公开（公告）号：	CN111403386A	公开（公告）日：	2020-07-10
发明（设计）人：	郑智仁;翁文寅	申请（专利权）人：	上海华力集成电路制造有限公司
主分类号：	H01L27/088	分类号：	H01L27/088;H01L21/8234
代理公司：	上海浦一知识产权代理有限公司 31211	代理人：	戴广志
地址：	201203 上海市浦***	国省代码：	上海;31
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	一种结合鳍式电晶管 soi 电晶管器件结构制造方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本发明提供一种结合鳍式电晶管与SOI电晶管的器件结构及制造方法，基底和位于基底上的氧化层；位于氧化层上的薄层硅，位于薄层硅上的多个硅的凸起结构；形成于多个硅的凸起结构表面以及多个硅的凸起结构之间的所述薄层硅上的一层氧化物，覆盖在氧化物表面并填充在多个硅的凸起结构之间的栅极金属层。本发明将传统的鳍式电晶管结构与SOI电晶管相互融合，形成的器件结构的栅极硅凸起结构外覆盖了一层氧化物，在栅极硅凸起之间也存在氧化物，并且栅极硅凸起结构之间的下方并没有完全将硅薄层去除，形成了漏电流的通道，因此在原有的栅极硅凸起结构中形成漏电流的同时，在栅极硅凸起结构之间的底部也同时形成漏电流，进而极大地提高了漏电流。

技术领域

本发明涉及半导体制造领域，特别是涉及一种结合鳍式电晶管与SOI电晶管的器件结构及制造方法。

背景技术

现有技术中的3D FinFET制程中的结构如图1a和图1b所示，为了扩展沟道宽度进而获得较大的漏电流，一般会刻蚀STI(浅沟道隔离区)至基底上，从而获得较长的沟道，如图2所示，提2显示为传统工艺中的FinFET结构的SEM图像。可以看到，该传统工艺制作的FinFET结构由于沟道区凸出，并且其高度高于STI区高度，凸出部分的沟道与下方的有源区一起构成沟道区，整体拉长了沟道的宽度，因此能有效的增加漏电流。

但是该传统的FinFET结构在制程中工艺及其复杂，而且工艺条件不稳定，制作良率不高，并在提高漏电流的幅度较小，因此，需要提出一种新的结构来改善上述问题，并且在节约制作成本的同时来有效增大漏电流。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种结合鳍式电晶管与SOI电晶管的器件结构及制造方法，用于解决现有技术中制作FinFET结构工艺复杂并且不能有效提高漏电流的问题。

为实现上述目的及其他相关目的，本发明提供一种结合鳍式电晶管与SOI电晶管的器件结构，该器件结构至少包括：基底和位于所述基底上的氧化层；

位于所述氧化层上的薄层硅，位于所述薄层硅上的多个硅的凸起结构；

形成于所述多个硅的凸起结构表面以及所述多个硅的凸起结构之间的所述薄层硅上的一层氧化物，覆盖在所述氧化物表面并填充在所述多个硅的凸起结构之间的栅极金属层。

优选地，位于所述基底上的所述氧化层为二氧化硅。

优选地，位于所述氧化层上的所述薄层硅为单晶硅。

优选地，位于所述薄层硅上的多个硅的凸起结构中所述硅的凸起结构材料为单晶硅。

优选地，形成于所述多个硅的凸起结构表面以及所述多个硅的凸起结构之间的所述薄层硅上的氧化物为高性能氧化物。

优选地，所述多个硅的凸起结构的高度为40nm。

优选地，所述栅极金属层材料包含TiN和TaN。