[发明专利]一种芯片的制造方法在审

专利信息
申请号: 202010207580.7 申请日: 2020-03-23
公开(公告)号: CN111261607A 公开(公告)日: 2020-06-09
发明(设计)人: 姜域;付金铭;张敏健;殷昌荣;袁鹏 申请(专利权)人: 上海艾为电子技术股份有限公司
主分类号: H01L23/48 分类号: H01L23/48;H01L23/482;H01L23/58
代理公司: 北京集佳知识产权代理有限公司 11227 代理人: 陈志海
地址: 201199 上海市*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 芯片 制造 方法
【说明书】:

发明公开了一种芯片的制造方法,该芯片包括塑封体,所述方法包括:在塑封体表面开出元器件槽以及在塑封体表面开出连接槽,向元器件槽埋入校准元器件,在连接槽内设置连接机构将校准元器件与芯片的引脚端连接。通过上述公开的芯片的制造方法,在已封装芯片的塑封体表面开出元器件槽和连接槽,将校准元器件埋入元器件槽中,并使校准元器件与引脚端相连,从而达到低成本快速封装电路,且能灵活实现不同射频口与接地端的芯片封装。

技术领域

本发明涉及射频芯片测试技术领域,具体为一种芯片的制造方法。

背景技术

射频芯片在用测试设备校准时,需要一些具有固定阻值的芯片例如校准芯片进行测试前校准,而这些校准芯片必须与射频芯片尺寸一致,仅功能不同,因此需要对校准芯片重新设计和制作,而在这过程中,需要专门为校准芯片设计一种封装方案,通过SMT表面贴装技术将电阻贴在封装基板上,然后塑封封装实现电路连接。

但是,通过对校准芯片重新设计和制作过程中,需要额外设计开发和投资,以及需要全流程封装作业,其过程所需时间较长,无法在射频芯片在用测试设备校准时,快速满足测试前校准需求。

发明内容

有鉴于此,本发明实施例提供了一种芯片的制造方法。

为实现上述目的,本发明实施例提供如下技术方案:

一芯片的制造方法,所述芯片包括塑封体,所述制造方法包括:

在所述塑封体表面开出元器件槽以及在所述塑封体表面开出连接槽;

向所述元器件槽埋入校准元器件;

在所述连接槽内设置连接机构将所述校准元器件与所述芯片的引脚端连接。

优选的,所述元器件槽的深度不小于待埋的校准元器件的厚度,不大于所述塑封体的厚度,截面尺寸与所述校准元器件适配。

优选的,所述元器件槽通过激光镭射技术开出。

优选的,所述连接槽,包括:

连接所述元器件槽和第一引脚端的第一连接槽,和连接所述元器件槽和第二引脚端的第二连接槽。

优选的,所述元器件槽位于多个引脚端围绕所形成的区域。

优选的,所述连接槽,包括:

连接所述元器件槽和射频口的第一连接槽,和连接所述元器件槽和接地端的第二连接槽。

优选的,所述连接槽通过激光镭射技术开出。

优选的,所述连接槽的宽度不大于待埋校准元器件宽度。

优选的,所述校准元器件,包括:校准电阻。

优选的,在所述塑封体表面开出连接槽之后,在所述向所述元器件槽埋入校准元器件之前,还包括:

取出所述芯片中的预装元器件。

优选的,所述在所述连接槽内设置连接机构将所述校准元器件与所述芯片的引脚端连接,包括:

在所述连接槽内填充焊锡膏将所述校准元器件与所述芯片的引脚端连接;

或者,在所述连接槽内埋入焊锡丝将所述校准元器件与所述芯片的引脚端连接。

优选的,在所述连接槽内设置连接机构将所述校准元器件与所述芯片的引脚端连接之后,还包括:

填充所述元器件槽和所述连接槽,使所述元器件槽和所述连接槽与其周围所述塑封体齐平。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海艾为电子技术股份有限公司,未经上海艾为电子技术股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202010207580.7/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top