[发明专利]启用用于随机读取的高速命令地址接口

权利要求书

1.一种存储器设备，包括：

存储器控制器，所述存储器控制器具有编程指令以：

经由I/O信号发送或接收输入/输出(“I/O”)数据；

与发送或接收所述I/O数据并行地经由另一信号发送命令数据、地址数据或参数数据；并且

存储器模块，所述存储器模块可通信地耦接到所述存储器控制器，其中所述存储器模块从所述存储器控制器接收所述命令数据、所述地址数据或所述参数数据以执行操作。

2.根据权利要求1所述的存储器设备，其中所述存储器控制器经由数据锁存使能(“DLE”)信号将所述命令数据、所述地址数据或所述参数数据发送到所述存储器模块。

3.根据权利要求2所述的存储器设备，其中所述存储器控制器进一步发送：

命令锁存使能(“CLE”)信号；并且

地址锁存使能(“ALE”)信号，

其中所述CLE信号和所述ALE信号是指示所述DLE信号是正在发送所述命令数据还是所述地址数据还是所述参数数据的控制信号。

4.根据权利要求2所述的存储器设备，其中：

所述存储器控制器包括用于将所述DLE信号发送到所述存储器控制器的第一DLE缓冲器和用于发送或接收所述I/O信号的第一I/O缓冲器；并且

所述存储器模块包括用于从所述存储器控制器接收所述DLE信号的第二DLE缓冲器和用于接收或发送所述I/O信号的第二I/O缓冲器。

5.根据权利要求2所述的存储器设备，其中所述存储器控制器以1位增量串行地发送所述命令数据、所述地址数据或所述参数数据。

6.根据权利要求5所述的存储器设备，其中：

所述存储器模块包括用于对从所述存储器控制器接收的时钟信号的脉冲数进行计数的计数器，所述1位增量中的每一个相对于所述时钟信号的脉冲由所述存储器控制器发送；

所述计数器在对所述脉冲数进行计数时生成过渡信号；并且

所述存储器模块在接收到基于所述过渡信号生成的修改的时钟信号时将所述串行地接收的1位增量转换成并行数据。

7.根据权利要求1所述的存储器设备，其中：

所述操作包括第一读取操作和第二读取操作；并且

所述存储器控制器与将针对所述第二读取操作的命令发送到所述存储器模块并行地经由针对所述第一读取操作的所述I/O信号从所述存储器模块接收所述I/O数据。

8.根据权利要求1所述的存储器设备，其中：

所述存储器控制器经由命令锁存使能(“CLE”)信号和地址锁存使能(“ALE”)信号发送所述命令数据、所述地址数据或所述参数数据；并且

所述CLE信号包括CLE标头，并且所述ALE信号包括ALE标头，所述CLE标头和所述ALE标头的组合指示所述CLE信号和所述ALE信号是正在发送所述命令数据还是所述地址数据还是所述参数数据。

9.根据权利要求8所述的存储器设备，其中当所述CLE标头被断言并且所述ALE标头被禁用时，所述CLE信号和所述ALE信号发送所述命令数据。

10.根据权利要求8所述的存储器设备，其中当所述ALE标头被断言并且所述CLE标头被禁用时，所述CLE信号和所述ALE信号发送所述地址数据。

11.根据权利要求8所述的存储器设备，其中当所述CLE标头被禁用并且所述ALE标头被禁用时，所述CLE信号和所述ALE信号发送所述参数数据。

12.根据权利要求8所述的存储器设备，其中所述CLE信号和所述ALE信号在发送所述命令数据、所述地址数据或所述参数数据之前分别发送所述CLE标头和所述ALE标头。