[发明专利]筛选源漏极是否包边的多晶硅层图形及OPC修正方法

说明书

本发明涉及一种筛选源漏极是否包边的多晶硅层图形及OPC修正方法，涉及半导体制造技术，通过对半导体器件的版图进行版图逻辑运算，进而选出源漏极包边的多晶硅层图形及源漏极不包边的多晶硅层图形,而对由源漏极包边的多晶硅层图形形成的栅极图形和由源漏极不包边的多晶硅层图形形成的栅极图形分别赋予OPC修正值以进行OPC修正，以使源漏极不包边的多晶硅层图形形成的栅极图形与源漏极包边的多晶硅层图形形成的栅极图形的Idsat比率(ratio)相匹配，而优化Idsat比率，提高MBIST窗口，以满足半导体器件的电学性能需求，提高产品性能。

技术领域

本发明涉及半导体制造技术，尤其涉及一种筛选源漏极是否包边的多晶硅层图形及OPC修正方法。

背景技术

在半导体制造技术中，内建自测试技术(MBIST)是芯片中测良率(CP)的一个重要指标。对于一个半导体器件来说，当半导体器件的饱和源-漏电流(Idsat)偏慢时，MBISTyield偏高，当半导体器件的慢到5％之后，MBIST yield急剧偏高，业界推测是由于半导体器件的源漏极不包边的多晶硅层图形形成的栅极图形(untuck poly)与源漏极包边的的多晶硅层图形形成栅极图形(tuck poly)的Idsat比率(ratio)偏低，驱动能力不足，影响MBIST窗口(window)，进而影响CP良率。

发明内容

本发明提供的一种OPC修正方法，包括：S1：提供一半导体器件的版图，所述版图包括多个有源区及多个多晶硅区，多晶硅区域与有源区重叠的部分构成栅极图形，并有源区上位于栅极图形两侧的部分分别为半导体器件的源极区域和漏极区域；S2：对半导体器件的版图进行版图逻辑运算，进而选出源漏极包边的多晶硅层图形及源漏极不包边的多晶硅层图形，其中源漏极包边的多晶硅层图形为由该多晶硅层图形组成的栅极图形在位于该栅极图形两侧的源漏侧的全部区域均与位于同一有源区上的其它栅极图形的多晶硅层图形相邻，则该栅极图形的多晶硅层图形为源漏极包边的多晶硅层图形，否则为源漏极不包边的多晶硅层图形；以及S3：对由源漏极包边的多晶硅层图形形成的栅极图形和由源漏极不包边的多晶硅层图形形成的栅极图形分别赋予OPC修正值以进行OPC修正。

更进一步的，通过对由源漏极包边的多晶硅层图形形成的栅极图形和由源漏极不包边的多晶硅层图形形成的栅极图形分别赋予OPC修正值以进行OPC修正，以使源漏极不包边的多晶硅层图形形成的栅极图形与源漏极包边的多晶硅层图形形成的栅极图形的Idsat比率相匹配。

更进一步的，在步骤S3中，对由源漏极包边的多晶硅层图形形成的栅极图形赋予的OPC修正值与对由源漏极不包边的多晶硅层图形形成的栅极图形赋予的OPC修正值不相等。

更进一步的，所述半导体器件包括PMOS器件，所述栅极图形为PMOS器件的栅极图形，PMOS器件的栅极图形的多晶硅层图形包括源漏极包边的多晶硅层图形和源漏极不包边的多晶硅层图形。

更进一步的，所述半导体器件包括NMOS器件，所述栅极图形为NMOS器件的栅极图形，NMOS器件的栅极图形的多晶硅层图形包括源漏极包边的多晶硅层图形和源漏极不包边的多晶硅层图形。

更进一步的，步骤S2还包括：步骤1：对半导体器件的版图进行版图逻辑运算选出需要修正的多晶硅层图形与有源区组成的栅极图形；步骤2：对选出的栅极图形的位于源漏侧的边进行多边形化处理，进而得到分别位于源漏侧的多边化图形，并所述多边化图形覆盖相邻两栅极图形之间的区域；步骤3：判断多边化图形范围内是否均为有源区，若一栅极图形的位于源漏侧的多边化图形范围内均为有源区且该多边形图形包含整根该源漏侧的边，则该栅极图形的多晶硅层图形为包括源漏极包边的多晶硅层图形，若一栅极图形的位于源漏侧的多边化图形范围内不均为有源区或该多边形图形不包含整根该源漏侧的边，则该栅极图形的多晶硅层图形为包括源漏极不包边的多晶硅层图形，进而得到源漏极包边的多晶硅层图形形成的栅极图形和进而得到源漏极不包边的多晶硅层图形形成的栅极图形。

更进一步的，所述多边形化处理为矩形化处理。