[发明专利]一种三维NAND存储器及其制造方法有效
| 申请号: | 202010185973.2 | 申请日: | 2020-03-17 |
| 公开(公告)号: | CN111370410B | 公开(公告)日: | 2023-07-25 |
| 发明(设计)人: | 张保;李春龙;洪培真;霍宗亮 | 申请(专利权)人: | 中国科学院微电子研究所 |
| 主分类号: | H10B53/30 | 分类号: | H10B53/30;H10B53/20;H01L21/28;H01L29/08;H01L29/423 |
| 代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 柳虹 |
| 地址: | 100029 北京市朝阳*** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 三维 nand 存储器 及其 制造 方法 | ||
本申请提供一种三维NAND存储器及其制造方法,在衬底上可以形成有第一介质层和牺牲层构成的堆叠层,堆叠层中可以形成有贯穿至衬底的沟道孔,沟道孔中形成有沟道层,在沟道孔的开口处形成有与沟道层接触的漏极层,去除牺牲层后,可以在第一介质层上表面以及沟道层的外侧壁上依次形成第二介质层、存储层、金属层,而后利用刻蚀工艺形成贯穿至衬底的源极引出孔,这样衬底作为源极,漏极层作为漏极,金属层作为栅极,构成三维NAND存储器。这种器件中,第二介质层、存储层和金属层均设置于沟道孔外部,相比较于将这些膜层填充至沟道孔侧壁的器件而言,本申请实施例形成的膜层具有更高的均匀性和可靠性,形成的器件也具有较高的可靠性。
技术领域
本申请涉及半导体器件及其制造领域,特别涉及一种三维NAND存储器及其制造方法。
背景技术
随着半导体制造工艺技术的更新迭代,半导体存储单元的尺寸不断缩小,集成度不断提高。而随着存储器单元尺寸的不断缩小,工艺的要求也相应提高,同时也使得成本不断提高。为了解决二维存储器遇到的困难和追求更低的单位存储单元的生产成本,现有技术中提出了三维闪存存储器。
通常来说,三维存储器将存储单元在垂直于衬底的方向上堆叠,能够在较小的面积上形成更多的存储单元,相对于传统的二维存储器,具有更大的存储容量和更低的存储单元生产成本。而三维NAND存储器中的存储层形成于纵向的通孔的侧壁,然而这种结构的器件中存储层的均匀性不高,影响器件的可靠性。
发明内容
有鉴于此,本申请的目的在于提供一种三维NAND存储器及其制造方法,提高了存储层的均匀性,提高器件的可靠性。
为实现上述目的,本申请有如下技术方案:
本申请实施例提供了一种三维NAND存储器的制造方法,包括:
提供衬底;所述衬底上形成有第一介质层和牺牲层构成的堆叠层,所述堆叠层中形成有贯穿至所述衬底的沟道孔,所述沟道孔中形成有沟道层,所述沟道孔开口处形成有与所述沟道层接触的漏极层;
去除所述牺牲层;在所述第一介质层的上表面和所述沟道层的外侧壁,依次形成第二介质层、存储层和金属层;
利用刻蚀工艺形成贯穿至衬底的源极引出孔。
可选的,所述在所述第一介质层的上表面和所述沟道层的外侧壁,依次形成第二介质层、存储层和金属层,包括:
依次沉积第二介质材料、存储材料和金属材料,以覆盖所述第一介质层上表面、所述沟道层和所述漏极层的外侧壁,以及所述漏极层的上表面;
利用平坦化工艺,去除所述漏极层的上表面的所述金属材料、所述存储材料和所述第二介质材料。
可选的,在形成所述源极引出孔之前,所述方法还包括:
形成覆盖所述第二介质层、存储层、金属层和漏极层的保护层;
所述方法还包括:
对所述保护层进行刻蚀,得到贯穿至所述漏极层的漏极引出孔以及贯穿至所述金属层的栅极引出孔。
可选的,所述方法还包括:
在所述源极引出孔、漏极引出孔和栅极引出孔中分别形成源极接触塞、漏极接触塞和栅极接触塞。
可选的,所述牺牲层为氮化硅,所述沟道层为多晶硅,所述漏极层为掺杂的多晶硅,所述第一介质层、第二介质层和保护层为氧化硅。
可选的,所述存储层为铁电材料。
可选的,所述沟道层形成于所述沟道孔的内壁,所述沟道孔中还填充有填充层;所述沟道层、所述填充层和所述漏极层通过以下过程形成:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010185973.2/2.html,转载请声明来源钻瓜专利网。





