[发明专利]3D存储器件及其制造方法

权利要求书

1.一种3D存储器件的制造方法，包括：

在衬底上形成叠层结构，包括交替堆叠的多个层间牺牲层与层间绝缘层；

形成贯穿所述叠层结构的沟道孔与伪沟道孔；

分别在所述沟道孔与所述伪沟道孔的内表面形成堆叠的栅介质层、电荷存储层、隧穿介质层以及半导体牺牲层，所述衬底与所述半导体牺牲层至少被所述栅介质层、所述电荷存储层以及所述隧穿介质层分隔；

在所述伪沟道孔上方形成阻挡层，所述阻挡层封闭所述伪沟道孔且所述阻挡层具有露出所述沟道孔的开口；

形成贯穿所述半导体牺牲层、隧穿介质层、电荷存储层以及栅介质层的通孔，所述通孔位于所述沟道孔的底部；

形成所述通孔后，删除所述阻挡层，以暴露所述伪沟道孔；

去除半导体牺牲层以暴露遂穿介质层；以及

在伪沟道孔与沟道孔以及通孔的内表面同步形成沟道层。

2.根据权利要求1所述的制造方法，在形成所述通孔之前，还包括在所述沟道孔侧壁形成保护层，

其中，在形成所述通孔时，所述保护层至少保护位于所述沟道孔的半导体牺牲层、隧穿介质层、电荷存储层以及栅介质层不被去除。

3.根据权利要求2所述的制造方法，其中，所述开口为圆台状，

在形成所述保护层时，至少部分所述保护层的材料经所述开口落入所述沟道孔中。

4.根据权利要求3所述的制造方法，其中，所述保护层的材料包括碳。

5.根据权利要求3所述的制造方法，其中，形成所述阻挡层的步骤包括：

在所述沟道孔与所述伪沟道孔上方形成介电层，以封闭所述沟道孔与所述伪沟道孔；

在所述介电层上形成掩模层，所述掩模层的位置与所述伪沟道孔对应；

采用第一刻蚀工艺去除位于所述沟道孔上方的介电层，以重新暴露所述沟道孔；以及

采用第二刻蚀去工艺刻蚀所述介电层形成斜面，

其中，剩余所述介电层作为所述阻挡层。

6.根据权利要求5所述的制造方法，其中，形成所述介电层的方法包括化学气相沉积。

7.根据权利要求5所述的制造方法，其中，形成所述介电层的材料包括硅酸乙酯。

8.根据权利要求1所述的制造方法，在形成堆叠的栅介质层、电荷存储层、隧穿介质层以及半导体牺牲层之前，所述制造方法还包括在所述沟道孔和所述伪沟道孔底部形成与所述衬底接触的外延层，

其中，在所述沟道孔中，所述沟道层与所述外延层接触。

9.根据权利要求8所述的制造方法，其中，形成所述通孔的步骤包括沿所述沟道孔的深度方向依次刻蚀所述沟道孔中的所述半导体牺牲层、所述隧穿介质层、所述电荷存储层、所述栅介质层以及所述外延层形成所述通孔，

形成所述沟道层之前，所述制造方法还包括经所述通孔沿水平方向刻蚀所述外延层，所述水平方向与所述深度方向垂直。

10.根据权利要求1-9任一所述的制造方法，其中，至少位于所述沟道孔中的栅介质层、电荷存储层、隧穿介质层以及沟道层构成沟道柱，至少位于所述伪沟道孔中的栅介质层、电荷存储层、隧穿介质层以及沟道层构成伪沟道柱，

其中，所述沟道柱与所述伪沟道柱一体成型。

11.根据权利要求10所述的制造方法，其中，所述叠层结构包括位于所述衬底上的第一叠层结构；以及位于所述第一叠层结构上的第二叠层结构，

其中，所述沟道柱的下段和所述伪沟道柱的下段位于所述第一叠层结构中，所述沟道柱的上段和所述伪沟道柱的上段位于所述第二叠层结构中，所述沟道柱的下段的顶端至少有部分在径向上突出于所述沟道柱的上段的底端，所述伪沟道柱的下段的顶端至少有部分在径向上突出于所述伪沟道柱的上段的底端。