[发明专利]存储器内算术处理器及存储器内算术处理方法

说明书

本发明揭露一种存储器内算术处理器，可进行n位对n位的乘法操作、n位对n位的加法操作以及n位对n位的减法操作。本发明存储器内算术处理器对以二个n位二进位码表示的二个输入整数，进行单一步骤操作后，即可得到以二进位格式表示的结果码，而不同于传统算术二进位处理器须进行连续的多个步骤操作。本发明存储器内算术处理器是以二维的存储器阵列来实施，且该存储器阵列对要进行算术操作的该二个输入整数，具有X及Y方向的解码功能。

技术领域

本发明是有关于无须使用运算迭代法(computing iterations)的创新算术存储器处理器，特别地，存储器内算术处理器不使用操控二进位码的多重步骤，而是利用内建的算术表，在单一步骤内处理完二进位数字。该存储器内算术处理器的处理效率在数据流量(traffic)及功率消耗方面有大幅改善，且该存储器内算术处理器可利用IC芯片内具紧密性的半导体存储器阵列来实施。

背景技术

如图1所示的现代化范纽曼型运算架构(Von Neumann computing architecture)中，中央处理单元(CPU)10根据来自主存储器11的指令及数据，执行逻辑运算。CPU 10包含一主存储器11、一算术与逻辑单元(arithmetic and logic unit)12、一输出/输入装置13及一程序控制单元14。在计算行程(computation process)之前，由该程序控制单元14设定CPU 10指向储存在主存储器11中起始(initial)指令的起始地址码。之后，根据由程序控制单元14中与时脉同步(clock-synchronized)的地址指标(address pointer)所存取的主存储器11的循序指令，以算术与逻辑单元12处理所述数字数据。一般而言，CPU10的数字逻辑运算行程是同步执行的且由一组预先写好并储存于存储器的循序指令所驱动。

在范纽曼型运算系统中，以二进位格式来表示所有数字。例如，整数I以n位二进位格式表示如下：

I＝b_n-12^n-1+b_n-22^n-2+…+b₁2¹+b₀：＝(b_n-1b_n-2…b₁b₀),其中，b_i＝[0,1]且i＝0,…,(n-1)。