[发明专利]存储器内算术处理器及存储器内算术处理方法

权利要求书

1.一种存储器内算术处理器，用以接收一算术操作的一个n位的第一运算元及一个n位的第二运算元，并产生一个m位的输出数字，其特征在于，所述存储器内算术处理器包含：

一存储器阵列，包含多个存储器单元，配置为p行及q列的电路组态、预先储存一算术表的多个m位的表格单元格值以及回应与所述n位的第二运算元有关的一被启动的行驱动信号以产生q个m位的表格单元格值，其中，所述算术表用来定义所述算术操作；以及

一列选择器，回应与所述n位的第一运算元有关的一被启动的列驱动信号，从所述q个m位的表格单元格值中选择其一输出当作所述m位的输出数字；

其中，所述存储器单元的数目与所述m位的表格单元格值的数目有关。

2.如权利要求1所述的存储器内算术处理器，其特征在于，还包含：

一第一输入电路，根据所述n位的第一运算元，启动q个列驱动信号的其一，以分别施加所述被启动的列驱动信号及(q-1)个未启动的列驱动信号至所述列选择器；以及

一第二输入电路，根据所述n位的第二运算元，启动p个行驱动信号的其一，以分别施加所述被启动的行驱动信号及(p-1)个未启动的行驱动信号至所述存储器阵列的p条字线。

3.如权利要求2所述的存储器内算术处理器，其特征在于，所述第一输入电路包含：

一第一输入暂存器，用以储存所述n位的第一运算元；

一第一解码器，连接至所述第一输入暂存器且具有2ⁿ个第一输出节点，其中所述第一解码器根据所述n位的第一运算元，启动所述2ⁿ个第一输出节点的其一；以及

一列驱动器，连接至所述第一解码器且根据所述被启动的第一输出节点，传送所述被启动的列驱动信号及所述(q-1)个未启动的列驱动信号至所述列选择器。

4.如权利要求2所述的存储器内算术处理器，其特征在于，所述第二输入电路包含：

一第二输入暂存器，用以储存所述n位的第二运算元；

一第二解码器，连接至所述第二输入暂存器且具有2ⁿ个第二输出节点，其中所述第二解码器根据所述n位的第二运算元，启动所述2ⁿ个第二输出节点的其一；以及

一字线驱动器，连接至所述第二解码器且根据所述被启动的第二输出节点，传送所述被启动的行驱动信号及所述(p-1)个未启动的行驱动信号至所述存储器阵列的p条字线。

5.如权利要求1所述的存储器内算术处理器，其特征在于，各存储器单元预先储存所述算术表的一对应的m位的表格单元格值且所述算术表的尺寸等于2ⁿ×2ⁿ，其中若所述算术操作为一乘法操作，则所述算术表为一乘法表且m＝2×n，其中若所述算术操作为一加法操作，则所述算术表为一加法表且m＝n+1，以及其中若所述算术操作为一减法操作，则所述算术表为一减法表且m＝n+1。

6.如权利要求1所述的存储器内算术处理器，其特征在于，各存储器单元包含位于同一行的m个单格，其中各单格包含：

一第一垂直金属线，连接至一数字电压节点；

一第二垂直金属线，连接至一接地节点；

一垂直金属位线；以及

一第一NMOS装置，其中所述第一NMOS装置的源极电极连接至所述垂直金属位线，以及根据其对应位值，所述第一NMOS装置的漏极电极连接至所述第一垂直金属线及所述第二垂直金属线之一；其中

其中，位于同一行的所述第一NMOS装置的栅极相连以形成所述存储器阵列的所述p条字线之一，以接收其对应的行驱动信号。

7.如权利要求1所述的存储器内算术处理器，其特征在于，所述列选择器包含q个切换器且各切换器包含位于同一行的m个第二NMOS装置，以及其中位于同一行的所述第二NMOS装置的栅极相连以接收其对应的列驱动信号。

8.如权利要求1所述的存储器内算术处理器，其特征在于，还包含：

一输出暂存器，用以储存所述m位的输出数字。