[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括：提供衬底；在所述衬底内形成第一导电结构，所述衬底暴露出所述第一导电结构的顶部表面，所述第一导电结构暴露出的顶部表面具有副产物层；进行清洗处理，去除所述副产物层；在所述清洗处理之后，在所述衬底上形成第一介质层，所述第一介质层内具有暴露出所述第一导电结构的第一开口。在本发明的技术方案中，通过在形成第一导电结构之后，且在形成第二介质层之前，对所述第一导电结构上的副产物层进行清洗处理，不会对第二介质层造成损伤，进而使得第二介质层内形成得第一开口具有较好的形貌；另外在清洗处理的过程中，所述副产物层上无阻挡层，有效的提升对所述副产物层的去除效率。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

随着半导体技术的不断发展，半导体器件的特征尺寸越来越小，在二维的封装结构中增加半导体器件的数量变得越来越困难，而三维封装成为一种能够有效提高半导体器件集成度的方法。目前的三维封装包括：基于金线键合的芯片堆叠(die Stacking)、分装堆叠(Package Stacking)和基于硅通孔(Through SiliconVia，TSV)的三维堆叠。其中，利用硅通孔的三维堆叠技术具有以下优点：高密度集成；电互连长度大幅度缩短，有效解决出现在二维系统极半导体器件中信号延迟等问题；利用硅通孔技术，能够把具有不同功能的模块，如射频模块、内存模块、逻辑模块和微机电系统模块集成在一起实现封装。因此，利用硅通孔结构的三维堆叠技术日益成为一种重要的半导体器件封装技术。

基于硅通孔结构技术的导电插塞结构的形成方法为：提供基底；刻蚀所述基底在基底中形成接触孔；在接触孔内壁和基底表面形成绝缘层，所述绝缘层用于电学隔离后续填充的导电层；采用物理气相沉积工艺或电镀工艺在所述绝缘层表面形成填充满所述接触孔的导电层；采用化学机械研磨去除位于基底表面的导电层，形成导电插塞结构。

然而，现有技术中形成导电插塞结构的工艺过程仍存在问题。

发明内容

本发明解决的技术问题是提供一种半导体结构的形成方法，能够高效的去除第一导电结构上的副产物层，同时能够保证第一开口就有良好的形貌。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底内形成第一导电结构，所述衬底暴露出所述第一导电结构的顶部表面，所述第一导电结构暴露出的顶部表面具有副产物层；进行清洗处理，去除所述副产物层；在所述清洗处理之后，在所述衬底上形成第一介质层，所述第一介质层内具有暴露出所述第一导电结构的第一开口。

可选的，所述衬底包括：基底与第二介质层，所述第一导电结构位于所述第二介质层内。

可选的，所述基底包括单层基底、SOI基底或鳍式基底。

可选的，还包括：在第一开口内形成第二导电结构。

可选的，所述第二导电结构包括导电插塞或导电层。

可选的，所述副产物层的材料包括氧化物。

可选的，所述副产物层的厚度为10埃～50埃。

可选的，所述清洗处理的工艺包括湿法刻蚀工艺。

可选的，所述清洗处理的工艺包括：清洗液包括氢氟酸溶液、所述氢氟酸溶液中氢氟酸与水的比例为1：1000～1：2000。

可选的，在形成所述第一介质层之前，还包括：在所述基底上形成第三介质层，所述第三介质层内具有第三导电结构。

可选的，所述第三导电结构包括导电插塞、导电层或器件结构。

可选的，在形成第一介质层之前，还包括：在所述第二介质层上形成阻挡层。

可选的，所述阻挡层的材料包括氧化硅或氮化硅。