[发明专利]LDMOS器件的制备方法及LDMOS器件

说明书

本申请公开了一种LDMOS器件的制备方法及LDMOS器件，该方法包括：在包含第一漂移区的衬底上形成绝缘介质层后，对绝缘介质层的预定区域进行刻蚀，去除衬底上的预定区域的绝缘介质层，使衬底和第一漂移区的预定区域暴露，绝缘介质层的一侧形成台阶型结构；在衬底和第一漂移区的暴露区域上形成栅介质层，栅介质层和绝缘介质层的底面位于同一水平面，形成栅极、阱区和重掺杂区。本申请通过在LDMOS器件的制备过程中，使绝缘介质层和栅介质层的底面位于同一水平面，因此减小了LDMOS器件积累区的尺寸，从而降低了LDMOS器件的特征导通电阻。

技术领域

本申请涉及半导体制造技术领域，具体涉及一种LDMOS器件的制备方法及LDMOS器件。

背景技术

双扩散金属氧化物半导体(Double-diffused Metal-Oxide Semiconductor，DMOS)器件由于具有耐高压，大电流驱动能力和极低功耗等特点，目前广泛应用在电源管理芯片中。对于DMOS器件中的横向双扩散金属氧化物半导体(Lateral Double-diffusedMetal-Oxide Semiconductor，LDMOS)器件，导通电阻是一个重要的指标。

BCD(Bipolar-CMOS-DMOS)工艺为在同一芯片(Die)上制作双极晶体管(BipolarJunction Transistor，BJT)器件、互补金属氧化物半导体(Complementary Metal-OxideSemiconductor，CMOS)器件和DMOS器件的工艺。在BCD工艺中，LDMOS器件虽然与CMOS器件集成在同一芯片中，但由于对高击穿电压(Breakdown Voltage，BV)和低特征导通电阻R_sp(Specific on-Resistance)之间的追求存在矛盾，在器件的设计中，通常需要根据需求对击穿电压和R_sp进行折中和妥协，因此往往无法满足开关管应用的要求。

鉴于此，希冀在相同击穿电压的情况下，尽量降低R_sp；同时，为了实现大电流的传输，LDMOS器件通常需要占用很大的芯片面积，因此减小LDMOS器件的面积也是亟待解决的技术问题。

发明内容

本申请提供了一种LDMOS器件的制备方法及LDMOS器件，可以解决相关技术中提供的LDMOS器件的特征导通电阻较高且尺寸较大的问题。

一方面，本申请实施例提供了一种LDMOS器件的制备方法，包括：

提供一衬底，所述衬底中形成有第一漂移区；

在所述衬底上形成绝缘介质层；

对所述绝缘介质层的预定区域进行刻蚀，去除所述衬底上的预定区域的绝缘介质层，使所述衬底和所述第一漂移区的预定区域暴露，所述绝缘介质层的一侧形成台阶型结构；

在所述衬底和所述第一漂移区的暴露区域上形成栅介质层，所述栅介质层和所述绝缘介质层的底面位于同一水平面；

在所述栅介质层的预定区域和所述绝缘介质层上形成多晶硅层；

对所述多晶硅层进行刻蚀，使所述第一漂移区的预定区域暴露，在所述衬底中形成阱区；

对所述多晶硅层进行刻蚀，形成栅极，在所述栅极的周侧形成侧墙，进行离子注入，在所述阱区中形成P型重掺杂区和第一N型重掺杂区，在所述暴露的第一漂移区中形成第二N型重掺杂区。

可选的，所述绝缘介质层包括硅局部氧化隔离(Local Oxidation of Silicon，LOCOS)，所述绝缘介质层的另一侧形成有鸟嘴结构。

可选的，所述绝缘介质层包括浅槽隔离(Shallow Trench Isolation，STI)结构。

可选的，所述在所述衬底和所述第一漂移区的暴露区域上形成栅介质层，包括：