[发明专利]一种应用于集成电路的时序控制电路及一种服务器板卡

权利要求书

1.一种应用于集成电路的时序控制电路，其特征在于，包括：N个VR，N-1个PNP型三极管以及N-2个或门，N≥3；

其中，N个VR的Vin分别连接Vin电源，N个VR的Vout分别与目标集成电路的Pin相连，第i个VR的PG与第i+1个VR的EN相连，N-1个PNP型三极管的集电极均接地，N-2个或门的第一输入端均与所述Vin电源相连，第j个或门的第二输入端与第j+2个VR的PG相连，所述第j个或门的输出端与第j个PNP型三极管的基极相连，所述第j个PNP型三极管的发射极与第j+1个VR的Vout相连，第N-1个PNP型三极管的基极与所述Vin电源相连，所述第N-1个PNP型三极管的发射极与第N个VR的Vout相连；1≤i≤N-1，1≤j≤N-2。

2.根据权利要求1所述的时序控制电路，其特征在于，N具体为3。

3.根据权利要求1所述的时序控制电路，其特征在于，还包括：分压电路；

其中，所述分压电路连接在所述Vin电源和所述第N-1个PNP型三极管的基极之间。

4.根据权利要求3所述的时序控制电路，其特征在于，所述分压电路包括：第一电阻和第二电阻；

其中，所述第一电阻的第一端与所述Vin电源相连，所述第一电阻的第二端分别与所述第二电阻的第一端和所述第N-1个PNP型三极管的基极相连，所述第二电阻的第二端与所述第N-1个PNP型三极管的集电极相连。

5.根据权利要求1所述的时序控制电路，其特征在于，所述或门包括第一二极管和第二二极管；

其中，所述第一二极管的负极与所述第二二极管的负极相连；

相应的，所述第一二极管的正极为所述或门的第一输入端，所述第二二极管的正极为所述或门的第二输入端，所述第一二极管的负极和所述第二二极管的负极共同构成所述或门的输出端。

6.根据权利要求1至5任一项所述的时序控制电路，其特征在于，还包括：延迟电路、NPN型三极管和上拉电阻；

其中，所述延迟电路的第一端与所述第N个VR的PG相连，所述延迟电路的第二端与所述NPN型三极管的基极相连，所述NPN型三极管的发射极接地，所述NPN型三极管的集电极分别与所述上拉电阻和第N-2个或门的第二输入端相连。

7.根据权利要求6所述的时序控制电路，其特征在于，所述延迟电路包括：第三电阻和电容；

其中，所述第三电阻的第一端与所述第N个VR的PG相连，所述第三电阻的第二端分别与所述电容的第一端和所述NPN型三极管的基极相连，所述电容的第二端与所述NPN型三极管的发射极相连。

8.一种服务器板卡，其特征在于，包括如权利要求1至7任一项所述的一种应用于集成电路的时序控制电路。