[发明专利]半导体器件及其形成方法

说明书

旨在提供源极/漏极隔离结构的方法和结构，该方法包括提供具有与第二源极/漏极区域相邻的第一源极/漏极区域的器件。在第一和第二源极/漏极区域之间以及第二源极/漏极区域的暴露的第一部分上方沉积掩模层。在沉积掩模层之后，蚀刻ILD层的设置在掩模层的任一侧上的第一部分，而基本不蚀刻掩模层，以暴露第二源极/漏极区域的第二部分并且暴露第一源极/漏极区域。在蚀刻ILD层的第一部分之后，蚀刻掩模层以形成L形掩模层。在形成L形掩模层之后，在暴露的第一源极/漏极区域上方形成第一金属层，并且在第二源极/漏极区域的暴露的第二部分上方形成第二金属层。本发明的实施例还涉及半导体器件及其形成方法。

技术领域

本发明的实施例涉及半导体器件及其形成方法。

背景技术

电子工业对更小且更快的电子器件的需求不断增长，这些电子器件同时能够支持更多数量的越来越复杂和精细的功能。因此，半导体工业中的持续趋势是制造低成本、高性能和低功率集成电路(IC)。迄今为止，通过按比例缩小半导体IC尺寸(例如，最小部件尺寸)并且由此提高生产效率并且降低相关成本，在很大程度上已经实现了这些目标。然而，这种按比例缩小也已经增加了半导体制造工艺的复杂性。因此，实现半导体IC和器件的持续进步需要半导体制造工艺和技术中的类似的进步。

具体地，尺寸按比例缩小对至晶体管的源极/漏极部件(例如，诸如源极/漏极外延层)的金属接触件的形成提出了挑战。例如，在至分离但相邻的源极/漏极部件的金属接触件的形成期间，可以形成介电层以在相邻的金属接触件层之间以及在金属接触件层和相邻的源极/漏极部件之间提供隔离区域。然而，在至少一些常规工艺期间，用于至少部分地限定介电层的尺寸的急剧按比例缩小的切割金属区域导致介电层不能提供足够的隔离。在一些实例中，并且由于按比例缩小的切割金属区域，在金属接触件层和相邻的源极/漏极部件之间可能发生桥接(例如，电短路)。此外，隔离区域的介电层可能遭受时间依赖性介电击穿(TDDB)，并且因此不能提供所需的隔离。在一些情况下，用于使相邻金属接触件层保持分隔开的硬掩模在工艺期间(例如，在蚀刻以提供用于隔离区域的图案化的介电层期间)可能会剥离，导致后续形成的相邻金属接触件层之间的电短路。此外，用于介电层的材料本身可能更容易具有较差的可靠性(例如，诸如由于TDDB)。

因此，现有技术尚未在所有方面证明是完全令人满意的。

发明内容

本发明的一些实施例提供了一种形成半导体器件的方法，包括：提供包括与第二源极/漏极区域相邻的第一源极/漏极区域的器件；在所述第一源极/漏极区域和所述第二源极/漏极区域之间以及所述第二源极/漏极区域的暴露的第一部分上方沉积掩模层；在沉积所述掩模层之后，蚀刻层间介电(ILD)层的设置在所述掩模层的任一侧上的第一部分，而基本不蚀刻所述掩模层，以暴露所述第二源极/漏极区域的第二部分并且暴露所述第一源极/漏极区域；在蚀刻所述层间介电层的所述第一部分之后，蚀刻所述掩模层以形成L形掩模层；以及在形成所述L形掩模层之后，在暴露的第一源极/漏极区域上方形成第一金属层，并且在所述第二源极/漏极区域的暴露的第二部分上方形成第二金属层。

本发明的另一实施例提供了一种形成半导体器件的方法，包括：提供包括与第二源极/漏极区域相邻的第一源极/漏极区域以及设置在所述第一源极/漏极区域和所述第二源极/漏极区域上方的层间介电(ILD)层的器件；去除所述层间介电层的第一部分，以暴露所述第一源极/漏极区域和所述第二源极/漏极区域之间浅沟槽隔离(STI)区域，并且在暴露的浅沟槽隔离区域上方沉积介电层；在沉积所述介电层之后，去除所述层间介电层的第二部分以暴露所述第一源极/漏极区域和所述第二源极/漏极区域的每个中的至少部分；在去除所述层间介电层的所述第二部分之后，蚀刻所述介电层以形成L形介电层，其中，所述L形介电层的底部包括限定平面的顶面，所述平面设置在所述第一源极/漏极区域和所述第二源极/漏极区域的顶面之上；以及在形成所述L形介电层之后，在所述第一源极/漏极区域的暴露部分上方沉积第一金属层，并且在所述第二源极/漏极区域的暴露部分上方沉积第二金属层。