[发明专利]非易失性存储器装置及其操作方法和贮存装置

权利要求书

1.一种非易失性存储器装置，包括：

存储器单元阵列，其包括按照行和列布置的存储器单元；

行解码器电路，其通过字线连接到所述存储器单元的行，并被配置为控制所述字线的电压；以及

页缓冲器电路，其通过位线连接到所述存储器单元的列，并且包括第一晶体管和第二晶体管，所述第一晶体管被配置为传输所述位线的要被感测的电压，所述第二晶体管被配置为传输所述位线的要被反相并感测的电压，其中，所述页缓冲器电路被配置为：

通过经由所述第一晶体管对所述位线中的第一位线执行第一感测操作来获得第一值，以及

通过经由所述第二晶体管对所述位线中的第二位线执行第二感测操作来获得第二值。

2.根据权利要求1所述的非易失性存储器装置，其中，所述第一位线与所述第二位线不同。

3.根据权利要求1所述的非易失性存储器装置，

其中，所述页缓冲器电路包括：

分别连接到所述第一位线的第一页缓冲器，以及

分别连接到所述第二位线的第二页缓冲器，

其中，所述第一页缓冲器和所述第二页缓冲器中的每一个连接到对应的位线并且包括感测锁存器，所述感测锁存器包括第一节点和第二节点，

其中，在所述第一感测操作中，所述第一页缓冲器被配置为经由所述第一页缓冲器的第一晶体管在所述第一页缓冲器的所述感测锁存器的所述第一节点处存储与所述第一位线的第一电压分别对应的值作为所述第一值，并且

其中，在所述第二感测操作中，所述第二页缓冲器被配置为经由所述第二页缓冲器的第二晶体管在所述第二页缓冲器的所述感测锁存器的所述第二节点处存储将与所述第二位线的的第二电压分别对应的值作为所述第二值。

4.根据权利要求3所述的非易失性存储器装置，

其中，所述第一页缓冲器的第一晶体管由第一信号线共同控制，

其中，所述第一页缓冲器的第二晶体管由第二信号线共同控制，

其中，所述第二页缓冲器的第一晶体管由不同于所述第一信号线的第三信号线共同控制，并且

其中，所述第二页缓冲器的第二晶体管由不同于所述第二信号线的第四信号线共同控制。

5.根据权利要求3所述的非易失性存储器装置，

其中，所述第一页缓冲器和所述第二页缓冲器中的每一个包括选择块，所述选择块被配置为选择性地连接所述对应的位线和所述感测锁存器，并且

其中，所述第一页缓冲器和所述第二页缓冲器中的每一个的选择块被配置为由公共信号线控制。

6.根据权利要求1所述的非易失性存储器装置，

其中，所述页缓冲器电路被配置为执行所述第一感测操作和所述第二感测操作，并且

其中，所述行解码器电路被配置为将电压施加到从所述字线中选择的字线并维持所述电压。

7.根据权利要求1所述的非易失性存储器装置，其中，所述页缓冲器电路包括：

分别连接到所述第一位线的第一页缓冲器，以及

分别连接到所述第二位线的第二页缓冲器，并且

其中，所述页缓冲器电路还被配置为在执行所述第一感测操作和所述第二感测操作之前将预充电电压施加到所述位线。

8.根据权利要求7所述的非易失性存储器装置，其中，在施加所述预充电电压之后并且在所述第一感测操作和所述第二感测操作之前，所述第一页缓冲器还被配置为通过经由所述第二晶体管对所述第一位线执行第三感测操作来获得第三值。

9.根据权利要求8所述的非易失性存储器装置，其中，所述页缓冲器电路还被配置为避免在对所述第一位线的所述第三感测操作期间对所述第二位线执行感测操作。

10.根据权利要求8所述的非易失性存储器装置，其中，所述行解码器电路被配置为在执行所述第三感测操作之后调节从所述字线中选择的字线的电压。