[发明专利]一种先进先出地址轮询缓存读写方法、系统及装置有效
| 申请号: | 202010132867.8 | 申请日: | 2020-02-29 |
| 公开(公告)号: | CN111400205B | 公开(公告)日: | 2022-05-24 |
| 发明(设计)人: | 赵明剑;周贝盈;张博扬;龚振宇;詹艺宇 | 申请(专利权)人: | 华南理工大学 |
| 主分类号: | G06F12/0877 | 分类号: | G06F12/0877;G11C7/10 |
| 代理公司: | 广州粤高专利商标代理有限公司 44102 | 代理人: | 何淑珍;江裕强 |
| 地址: | 510640 广*** | 国省代码: | 广东;44 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 先进 地址 缓存 读写 方法 系统 装置 | ||
1.一种先进先出地址轮询缓存读写方法,其特征在于,包括以下步骤:
S1、存储器受读写控制器控制,按地址位进行读写操作;
S2、当存储器未接到来自于读写控制器的任何标志信号时,存储器进入待机状态S_I,并时刻检测写入标志信号F_W、读出标志信号F_R;所述写入标志信号F_W使能存储器进入写状态S_W,所述读出标志信号F_R使能存储器进入读状态S_R,若标志信号F_W及F_R同时有效,存储器优先响应写入标志信号F_W,以保证输入端数据的连续不间断特性;
S3、存储器受地址控制器控制,写地址ADRW与读地址ADRR分开控制、独立运行;当F_W有效,存储器进入写状态S_W时,每次写地址ADRW递增X个地址单位,对应每次写入数据长度为X的一帧数据,完成当次写入后当前ADRW自加1作为下次写地址的开头;当F_R有效,存储器进入读状态S_R时,每次读地址ADRR递增Y个地址单位,对应每次读出数据长度为Y的一帧数据,完成当次读出后当前ADRR自加1作为下次读地址的开头;
S4、当多次写入数据使ADRW递增到达存储器写入结束地址时,存储器写满一周期,给出标志信号F_C,并将写地址ADRW置为存储器的首地址作为下次写地址的开头;当多次读出数据使ADRR递增到达存储器读出结束地址时,标志信号F_C清零,并将读地址ADRR置为存储器的首地址作为下次读地址的开头,以示读完一周期数据;
当F_C无效时,若当前ADRW与ADRR相等,则存储器进入空状态S_E,并给出空标志信号EE,此时存储器不能响应F_R执行读操作;其余情况,存储器按照步骤S2~S4执行相应操作;
当F_C有效时,若当前ADRW-ADRR的绝对值|ADRW-ADRR|小于或等于X,则存储器进入满状态S_F,并给出满标志信号FF,此时存储器不能响应F_W执行写操作;其余情况,存储器按照步骤S2~S4执行相应操作。
2.根据权利要求1所述的一种先进先出地址轮询缓存读写方法,其特征在于,所述存储器为按地址位进行读写的存储器,包括SRAM、SDRAM或DDR,且该存储器的实现方式包括通过调用处理器或可编程逻辑器件内部集成的IP核实现以及通过调用外部存储设备实现。
3.根据权利要求1所述的一种先进先出地址轮询缓存读写方法,其特征在于,步骤S3中,X大小根据写入帧长度要求设定,Y大小根据读出帧长度要求设定,且遵循X等于Y的整数倍关系。
4.根据权利要求1所述的一种先进先出地址轮询缓存读写方法,其特征在于,所述ADRW递增到达存储器写入结束地址需满足条件:存储器地址总数减结束地址小于X;所述ADRR递增到达存储器读出结束地址需满足条件:存储器地址总数减结束地址小于X;
在存储器写满一周期内,第n次写入完成后的写地址ADRW变更为:ADRW=首地址+nX;在存储器读完一周期内,第n次读出完成后的读地址ADRR变更为:ADRR=首地址+nY;所述首地址为存储器首个存储单元的地址,读地址的首地址与写地址的首地址相等。
5.根据权利要求1所述的一种先进先出地址轮询缓存读写方法,其特征在于,所述标志信号FF及EE用作整个存储器的满/空标志信号,供外部交互使用;
读写控制器在外部读写需求的驱动下,结合存储器标志信号FF或EE,通过执行步骤S3、S4,最终给出读写标志信号F_R或F_W,以及读写地址ADRR或ADRW,实现基于地址存储器的先进先出数据读写。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华南理工大学,未经华南理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010132867.8/1.html,转载请声明来源钻瓜专利网。





