[发明专利]一种基于RISC-V指令扩展的安全协处理器结构

说明书

本发明公开了一种基于RISC‑V指令扩展的安全协处理器结构，专用指令执行单元和通用指令执行单元分别与输出结果控制连接，处理器主流水线译码级给出的安全指令编码逻辑根据指令编码进行详细译码并将指令发送给专用指令执行单元或通用指令执行单元，指令执行完毕后通过输出结果控制逻辑将运算结果输出给处理器主流水线的写回级，由处理器主流水线实现通用寄存器的写回操作。本发明不仅避免了指令集授权问题，同时有效降低了对原始处理器的侵入性，并且扩大了对加解密算法的适用范围，具有较高的应用价值。

技术领域

本发明属于集成电路设计与处理器设计技术领域，具体涉及一种基于RISC-V指令扩展的安全协处理器结构。

背景技术

以航天航空应用为代表的军事应用领域，面临着越来越严重的信息安全威胁，恶意攻击者可以利用多种手段对核心电子系统进行监听，从而达到窃取或篡改关键军事信息的目的。当前，嵌入式系统由于指令和数据大多存储于外部SRAM或DRAM中，因此通过在电路板增加少量的硬件改动，即可完成对存储总线上数据的截获，甚至反向实现数据修改。基于该现实需求，片外存储器中程序和数据均需加密处理，这就需要处理器能够对程序数据进行解码，并将运算后的数据再次编码写回片外，保证有效数据仅在芯片内部传输，降低信息泄露的风险。安全处理器就是为了解决上述问题而提出，这其中核心部分就是数据加解密实现策略，因此也产生了不同的解决方案。

一般的，采用软件机制实现加解密过程可以不改变芯片的硬件结构，成本开销最小且通用性强，但是该方法受限于指令集的操作粒度及硬件体系结构，运行效率极低，应用领域受限严重。从硬件层面设计安全处理器，主要有几种形式：

(1)“标准指令+总线IP”，该方案硬件实现最为简单，例如王剑非等人发表的《用于加解密流程控制的协处理器》，这种方案只需要单独设计若干加解密IP并配备标准的总线接口，就可以自然挂接集成到处理器系统中，同时由于不涉及对指令集的修改，因此不需要修改编译器，但是该结构存在性能瓶颈，主要由于IP的控制以及原文/密文的传输均要由处理器管控，且每次操作都要经过系统总线，效率往往达不到预期；

(2)“指令扩展+定制执行单元”，这种形式则是从最底层对处理器进行定制修改，首先基于商用指令集进行指令扩展，然后在流水线的执行级设计对应的执行单元，这种方法从软件角度而言，涉及到商用指令集的授权问题，而从硬件角度而言，对流水线的大幅度修改将引发验证覆盖率的充分性问题，从应用针对性而言，它仅针对一种加密算法进行定制化设计，其通用性和普适性均较差；

(3)“指令扩展+协处理器”同样在商用指令集基础上进行指令扩展，但是它并不修改原处理器流水线结构，而是在流水线外集成一个独立的加速引擎，因不改动主流水线结构，因此功能复杂度较低，但是仍旧存在授权和通用性的问题。

基于上述指令集授权、硬件设计复杂度、算法通用性三个层面的问题，需要寻求一种新的安全处理器设计方法和结构。

发明内容

本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种基于RISC-V指令扩展的安全协处理器结构，利用开源指令集进行自定义扩展，对常用的对称分组加解密算法进行归纳和提取，并设计面向微操作的安全协处理器与流水线紧耦合集成，具有非常大的应用价值。

本发明采用以下技术方案：

一种基于RISC-V指令扩展的安全协处理器结构，包括专用指令执行单元和通用指令执行单元，专用指令执行单元和通用指令执行单元分别与输出结果控制连接，处理器主流水线译码级给出的安全指令编码逻辑根据指令编码进行详细译码并将指令发送给专用指令执行单元或通用指令执行单元，指令执行完毕后通过输出结果控制逻辑将运算结果输出给处理器主流水线的写回级，由处理器主流水线实现通用寄存器的写回操作。