[发明专利]一种基于RISC-V指令扩展的安全协处理器结构

权利要求书

1.一种基于RISC-V指令扩展的安全协处理器结构，其特征在于，包括专用指令执行单元和通用指令执行单元，专用指令执行单元和通用指令执行单元分别与输出结果控制连接，处理器主流水线译码级给出的安全指令编码逻辑根据指令编码进行详细译码并将指令发送给专用指令执行单元或通用指令执行单元，指令执行完毕后通过输出结果控制逻辑将运算结果输出给处理器主流水线的写回级，由处理器主流水线实现通用寄存器的写回操作；

专用指令执行单元包括AES和DES算法运算阵列、密钥控制逻辑、数据控制逻辑以及模式控制逻辑；AES和DES算法运算阵列用于实现轮密钥加、行移位、列混合AES算法基本运算以及IP置换、IP逆置换、E置换、P置换、PC-1置换和PC-2置换DES算法基本运算，并通过控制S-box指令执行单元实现AES和DES算法的S-box替换运算，专用指令执行单元包括单步模式和流模式两种运行模式；在专用指令执行单元执行指令前，首先需要用cryptcw和cryptcr指令进行配置；

在单步模式下，专用指令执行单元根据安全指令译码逻辑的译码结果选择执行轮密钥加、行移位、列混合、IP置换、IP逆置换、E置换、P置换、PC-1置换或PC-2置换操作；

在流模式下，需使用cryptcw、cryptcr指令对专用指令执行单元进行配置，流模式控制逻辑根据配置信息构建AES运算流水线或DES流水线以实现DataBuffer内数据的AES/DES加解密运算；

S-box替换具体为：

通过存储体分组变形方式实现可配置的S-box指令执行单元，设将16个LUT从右向左依次为0，1，2，…13，14，15排列，第i个LUT的地址addr[i]按以下规则生成：

如果当前操作为LUT配置操作，则addr[i]＝rs1[7:0]；

如果当前操作为sbox4t4，则addr[i]＝rs1[4i+3:4i]，i＝0,1,...,15；

如果当前操作为sbox8t8，则

如果当前操作为sbox6t4，则

如果当前操作为sbox8t32，则

在进行sbox替换操作时，16个LUT根据上述地址生成逻辑生成自身地址，读取存储内容后将16个LUT的返回值拼接成为64位数据写入rd；

通用指令执行单元包括移位指令执行单元、比特换位指令执行单元、模运算指令执行单元和S-box指令执行单元，用于实现移位、比特换位、模运算以及S-box对称加密算法操作，S-box替换指令执行单元由地址产生逻辑和LUT两部分组成，当执行S-box时首先根据输入数据产生所有LUT的查找地址，然后根据查找地址读出LUT的相应值后组成输出数据；S-box替换指令执行单元的16个LUT根据所执行的指令进行不同的分组，以实现多种S-box替换指令。

2.根据权利要求1所述的基于RISC-V指令扩展的安全协处理器结构，其特征在于，在进行流模式运算前，首先需要配置密钥并执行密钥扩展指令keygen进行密钥扩展，然后执行autold→autocrypt→autost的流模式运算；当执行autold指令时，存储访问控制逻辑将存储系统的批量数据载入DataBuffer；当流模式运算指令autocrypt执行时，将DataBuffer内的数据输入到AES/DES运算流水线进行AES/DES加解密运算，运算结束后将数据写入DataBuffer；当执行autost指令时，存储访问控制逻辑将DataBuffer内的数据写入存储系统。