[发明专利]一种阵列基板及其制备方法、显示面板

说明书

本发明提供一种阵列基板及其制备方法、显示面板，所述阵列基板包括基板、金属层、缓冲层、半导体层、栅极绝缘层以及栅极层；所述金属层包括间隔设置的源极和漏极、遮光层。本发明的技术效果在于，提供一种阵列基板及其制备方法、显示面板，一方面，通过相邻的第一薄膜晶体管T1与第二薄膜晶体管T2之间金属层，既可以作为第一薄膜晶体管T1的遮光层、漏极，又可以作为第二薄膜晶体管T2的漏极，从而可以节省阵列基板的布线空间；另一方面，通过将遮光层与源极漏极共用一金属层，并去除了现有技术的介电层工艺制程，从而可以减少工艺制程，提升生产效率，节约生产成本。

技术领域

本发明涉及显示领域，尤其涉及一种阵列基板及其制备方法、显示面板。

背景技术

薄膜晶体管显示器是一种重要的平板显示设备。在阵列基板上形成有栅线和数据线以及由栅线和数据线限定的像素单元，每个像素单元包括薄膜晶体管(Thin FilmTransistor，简称TFT)和像素电极。

现有技术中，顶栅型(Top Gate)阵列基板具有Top Gate结构，顶栅自对准效应，可以大幅降低栅极与源漏极间的寄生电容，具有良好的电学效应，广泛应用于OLED显示面板。

如图1所示，顶栅型阵列基板包括基板101、遮光层102、缓冲层103、有源层104、栅极绝缘层105、栅极层106、介电层107、源漏极层108、钝化层109、平坦层110以及像素电极层111。

其中，遮光层102设于基板101上。缓冲层103设于遮光层102上，且包覆遮光层102。有源层104设于缓冲层103上，且与遮光层102相对设置。栅极绝缘层105、栅极绝缘层105依次设于有源层104上。介电层107设于缓冲层103、有源层104、栅极绝缘层105、栅极层106上。源漏极层108设于介电层107上，且连接至有源层104。钝化层109设于源漏极层108上。平坦层110设于钝化层109上。像素电极层111设于平坦层110上，且连接至源漏极层108。

顶栅型阵列基板制备工艺包括遮光层制备步骤、缓冲层制备步骤、有源层制备步骤、栅极绝缘层制备步骤、栅极层制备步骤、介电层制备步骤、源漏极层制备步骤、钝化层制备步骤、平坦层制备步骤以及阴极层制备步骤。其中，在遮光层制备步骤中，通过物理气相薄膜沉积、光刻、湿蚀刻三道工艺制程，形成遮光层；在介电层制备步骤中，通过化学气相薄膜沉积、光刻、干蚀刻三道工艺制程，形成介电层。由于Top Gate阵列基板结构复杂，导致工艺复杂，需要多次薄膜沉积、曝光、蚀刻制程才能完成制备。在多次薄膜沉积、曝光、蚀刻制程中，容易导致op Gate阵列基板的制备成本居高不下。

发明内容

本发明的目的在于，提供一种阵列基板及其制备方法、显示面板，以解决现有技术存在工艺制程复杂、生产成本较高的技术问题。

为实现上述目的，本发明提供一种阵列基板，包括基板、金属层、缓冲层、半导体层、栅极绝缘层以及栅极层；所述金属层包括间隔设置的源极和漏极、遮光层，其中，所述金属层设有第一源极、第一漏极、第一遮光层、第二源极、第二漏极、第二遮光层、第三源极、第三漏极、第三遮光层；所述缓冲层设于所述金属层和所述基板上，且所述缓冲层包覆所述遮光层，所述缓冲层包括第三缓冲层；所述半导体层设置于所述缓冲层上且延伸并连接所述源极和漏极，所述半导体层包括第三半导体；所述栅极绝缘层设置于所述半导体层、所述金属层和所述缓冲层上；所述栅极层设置于所述栅极绝缘层上，其中，所述栅极层包括第二栅极、第三栅极；其中，所述第三遮光层绝缘的设于所述第三漏极和所述第三源极之间；所述第二栅极延伸并连接至所述第一漏极和所述第二源极；所述第三缓冲层设于所述第三漏极和所述第三遮光层之间、所述第三缓冲层和所述第三源极之间，且覆盖所述第三遮光层；所述第三半导体设于所述第三缓冲层上且对应的连接至所述第三源极和所述第三漏极；所述第三栅极对应设于所述第三半导体上方。