[发明专利]一种六面包围嵌入式封装方法

说明书

本发明实施例公开了一种六面包围嵌入式封装方法，包括以下步骤：A，在嵌入转接板制作TSV铜柱，减薄转接板另一面，露出铜柱底端；B，在转接板表面刻蚀空腔，腐蚀空腔内铜柱；C，空腔内嵌入芯片，在芯片与空腔的缝隙中间填充胶体固化，在芯片表面做RDL和焊盘；D，制作具有互联结构的封盖，把封盖跟转接板键合在一起，得到六面包覆的嵌入式封装结构。

技术领域

本发明属于半导体技术领域，具体涉及一种六面包围嵌入式封装方法。

背景技术

微波毫米波射频集成电路技术是现代国防武器装备和互联网产业的基础，随着智能通信、智能家居、智能物流、智能交通等“互联网+”经济的快速兴起，承担数据接入和传输功能的微波毫米波射频集成电路也存在巨大现实需求及潜在市场。

但是对于高频率的微系统，天线阵列的面积越来越小，且天线之间的距离要保持在某个特定范围，才能使整个模组具备优良的通信能力。但是对于射频芯片这种模拟器件芯片来讲，其面积不能像数字芯片一样成倍率的缩小，这样就会出现特高频率的射频微系统将没有足够的面积同时放置PA/LNA，此处PA为Power Amplifier(功率放大器)，LNA为LowNoise Amplifier(低噪声放大器)，需要把PA/LNA堆叠起来。

用于堆叠的模组一般先把PA/LNA嵌入到空腔中，然后在空腔的底部设置金属接地TSV，然后在芯片正面进行RDL(重布线层)布线把信号引出。但是对于表面有发射和接收功能的射频芯片来说，表面布线容易损伤芯片表面，且该表面裸露在外面不适合直接在终端做表面焊接工艺。

发明内容

本发明要解决的技术问题是提供一种六面包围嵌入式封装方法。

为解决上述技术问题，本发明采用如下的技术方案：

一种六面包围嵌入式封装方法，包括以下步骤：

A，在嵌入转接板制作TSV铜柱，减薄转接板另一面，露出铜柱底端；

B，在转接板表面刻蚀空腔，腐蚀空腔内铜柱；

C，空腔内嵌入芯片，在芯片与空腔的缝隙中间填充胶体固化，在芯片表面做RDL和焊盘；

D，制作具有互联结构的封盖，把封盖跟转接板键合在一起，得到六面包覆的嵌入式封装结构。

优选地，所述步骤A具体包括：

在硅片表面制作TSV孔，孔直径范围在1um到1000um，深度在10um到1000um；

在硅片上方沉积绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um；

电镀铜，使铜金属充满TSV，200到500度温度下密化使铜更致密；铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜；

减薄硅片另一面，直接减薄或者用临时键合的方式先保护TSV面再减薄；

通过干法刻蚀使背部铜柱露出，然后沉积氧化硅或者氮化硅钝化层，通过CMP的工艺使铜柱露出。

优选地，所述步骤B具体包括：

在减薄面进行干法刻蚀出空腔103，空腔深度范围在100nm到700um之间，形状包括方形，圆形，椭圆形或三角形，其侧壁是垂直的，或者是有斜坡的；

在空腔底部沉积钝化层，然后通过湿法腐蚀，去除空腔内金属铜柱，只留下底部露头。

优选地，所述步骤C具体包括：

用表面带有焊料的芯片嵌入到空腔内，加热使焊料跟金属柱互联；