[发明专利]集成电路装置的形成方法

说明书

提供集成电路装置的形成方法。本发明实施例的方法包括接收基板，其包括第一半导体层、第二半导体层、与第三半导体层；形成多个鳍状物于第三半导体层上；形成沟槽于两个鳍状物之间；沉积虚置材料于沟槽中；形成栅极结构于鳍状物的通道区上；形成源极/漏极结构于鳍状物的源极/漏极区上；接合基板至承载晶圆上；移除第一半导体层与第二半导体层以露出虚置材料；移除沟槽中的虚置材料；沉积导电材料于沟槽中；以及接合基板至硅基板，使导电材料接触硅基板。沟槽延伸穿过第三半导体层，且具有下表面于第二半导体层上。

技术领域

本发明实施例关于集成电路装置，更特别关于其电源轨。

背景技术

半导体产业已进展至纳米技术工艺节点，以求更高的装置密度、更高效能、与更低成本。除了缩小装置之外，电路设计寻求新结构以提供更佳效能。研发方向之一为三维设计，比如鳍状场效晶体管。鳍状场效晶体管可设想为一般平面装置自基板向外延伸至栅极中。例示性的鳍状场效晶体管具有自基板向上延伸的薄鳍状物(或鳍状结构)。场效晶体管的通道区形成于垂直鳍状物中，而栅极位于鳍状物的通道区上(比如包覆通道区)。包覆旗状物的栅极可增加通道区与栅极之间的接触面积，使栅极可由多侧控制通道。这可由多种方式利用，一些应用中的鳍状场效晶体管可减少短通道效应、降低漏电流、并增加电流。换言之，这些三维装置可比平面装置更快、更小、且更有效率。

为了电性耦接鳍状场效晶体管与其他装置，集成电路包含的内连线结构可具有一或多层的导电线路以电性耦接置装置。整体的电路尺寸与效能可取决于导电线路与电路装置的数目与尺寸，而导电线路所用的空间具有限制。

发明内容

本公开一实施例提供的集成电路装置的形成方法，包括：接收基板，其包括第一半导体层、第一半导体层上的第二半导体层、与第二半导体层上的第三半导体层，且第二半导体层不同于第一半导体层与第三半导体层；形成多个鳍状物于第三半导体层上；形成沟槽于两个鳍状物之间，其中沟槽延伸穿过第三半导体层并具有下表面于第二半导体层上；沉积虚置材料于沟槽中；形成栅极结构于鳍状物的多个通道区上；形成多个源极/漏极结构于鳍状物的多个源极/漏极区上；接合基板至承载晶圆上；移除第一半导体层与第二半导体层以露出虚置材料；移除沟槽中的虚置材料；沉积导电材料于沟槽中；以及接合基板至硅基板，使导电材料接触硅基板。

本公开一实施例提供的集成电路装置的形成方法，包括：接收基板，其包括第一硅层、第一硅层上的第二硅层、以及第一硅层与第二硅层之间的第一硅锗层；形成多个鳍状物于第二硅层上；形成沟槽于两个鳍状物之间，其中沟槽延伸穿过第二硅层且具有下表面于第一硅锗层上；沉积虚置材料于沟槽中；形成栅极结构于鳍状物的通道区上；形成源极/漏极结构于鳍状物的源极/漏极区上；接合基板至承载晶圆上；移除第一硅层与第一硅锗层以露出虚置材料；移除沟槽中的虚置材料；沉积金属于沟槽中；以及接合基板至第三硅基板，使金属接触第三硅基板。

本公开一实施例提供的集成电路装置，包括；基板，包括硅层与硅层上的硅锗层；多个鳍状物，位于基板上；以及内连线导体，位于硅层中并延伸于两个鳍状物之间。

附图说明

图1A、图1B、图1C、图1D、与图1E是本发明多种实施例中，具有埋置导电线路的集成电路工件的制作方法的流程图。

图2a至图31a是本发明多种实施例中，对工件进行制作方法的透视图与剖视图。

图2b至图31b与图4c是本发明多种实施例中，对另一工件进行制作方法的透视图与剖视图。

图32a是本发明多种实施例中，依据图1A至图1E所示的方法形成的电源轨结构的剖视图。

图32b是本发明多种实施例中，依据图1A至图1E的方法形成的另一电源轨结构的剖视图。

附图标记说明：

A-A’：剖面

D1,D2：贯穿深度