[发明专利]半导体器件及其形成方法

说明书

一种半导体器件包括晶体管和电阻器。晶体管串联连接在电源端子和接地端子之间，并且晶体管的栅极端子连接在一起。电阻器覆盖在晶体管上方。电阻器连接在晶体管的源极端子和接地端子之间。本发明的实施例还涉及半导体器件及其形成方法。

技术领域

本发明的实施例涉及半导体器件及其形成方法。

背景技术

随着半导体技术的发展，集成电路(IC)已迁移到较小的特征尺寸，例如8纳米、16纳米、12纳米、7纳米、5纳米及以下。具有小特征尺寸的半导体技术导致半导体制造与设计之间的更多交互。制造差异的影响对于半导体器件将变得更加重要。例如，当制造具有相同设计的两个晶体管时，这两个晶体管之间存在的制造差异将导致这两个晶体管之间的失配。这种变化可能导致两个半导体电阻器之间的比率发生偏移。因此，某些关键性能指标(如时序、噪声和可靠性)可能会受到不利影响。

发明内容

本发明的实施例提供了一种半导体器件，包括：多个晶体管，串联连接在电源端子和接地端子之间，并且晶体管的栅极端子连接在一起；以及电阻器，覆盖在晶体管上方，电阻器连接在晶体管和接地端子之间。

本发明的另一实施例提供了一种半导体器件，包括：第一组晶体管，串联连接在第一电源端子和第一接地端子之间，并且第一组中的晶体管的栅极端子连接在一起；第二组晶体管，串联连接在第二电源端子和第二接地端子之间，并且第二组中的晶体管的栅极端子连接在一起并且连接到第一组中的晶体管的栅极端子；第一电阻器，覆盖在第一组的第一晶体管上方，第一电阻器连接在第一组的第一晶体管与第一接地端子之间；以及第二电阻器，覆盖在第二组的第二晶体管上方，第二电阻器连接在第二组的第二晶体管与第二接地端子之间。

本发明的又一实施例提供了一种形成半导体器件的方法，包括：通过在第一电源端子和第一接地端子之间串联连接多个第一晶体管并且将第一晶体管的栅极端子连接在一起来形成第一等效晶体管；通过在第二电源端子和第二接地端子之间串联连接多个第二晶体管并且将第二晶体管的栅极端子连接在一起来形成第二等效晶体管；在第一等效晶体管上方形成第一电阻器，第一电阻器连接在第一等效晶体管和第一接地端子之间；以及在第二等效晶体管上方形成第二电阻器，第二电阻器连接在第二等效晶体管和第二接地端子之间。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据本公开的各种实施例的半导体器件的示例性布局图。

图2是示出根据一些实施例的半导体器件中的晶体管组和电阻器的结构的顶视图。

图3是根据本公开的一些实施例沿图2中截面线的晶体管组的截面图。

图4A、图4B、图4C和图4D是根据本公开的一些实施例沿图2中另一截面线的晶体管组和电阻器的薄膜电阻器的截面图。

图5A是示出根据一些实施例的图2中的第二区域中的金属互连件的顶视图。

图5B是示出根据一些实施例的图2中的第二区域中的金属互连件的另一顶视图。

图6A是示出根据一些实施例的图2中第三区域中的电阻器的薄膜电阻器的顶视图。

图6B是示出根据一些实施例的图2中第三区域中的电阻器的薄膜电阻器的另一顶视图。

图7是根据本公开的各种实施例的半导体器件的示例性布局图。

图8是示出根据一些实施例的用于制造半导体器件的方法的流程图。

具体实施方式