[发明专利]波形同步输出方法及装置

说明书

本发明提供了波形同步输出方法及装置，方法包括：根据相位累加器以及目标波形数据输出频率计算出相位增量，其中，所述相位累加器用于设置波形输出的位置；根据所述相位增量计算出基本相位偏移参数；根据所述基本相位偏移参数计算出每个DDS IP核的初始相位，其中，4:1转换的串行器serdes连接现场可编程逻辑门阵列FPGA和数模转换DA芯片，在所述FPGA中设置4个直接数字合成器DDS IP核，4个所述DDS IP核通过所述serdes连接所述DA芯片；根据每个所述初始相位增量和所述相位增量计算出每个所述DDS IP核的输出相位，并控制每个所述DDS IP核将所述输出相位输出给所述DA芯片，以使所述DA芯片通过所述相位累加器使示波器输出所述目标波形数据。本发明能够同步输出波形。

技术领域

本发明涉及计算机技术领域，特别涉及波形同步输出方法及装置。

背景技术

随着科技的发展，各种芯片得到了广泛的应用，应用于计算机、云端、 物联网、多媒体等各个领域，随着这些领域对性能的要求不断增加，DA芯 片由于其高采样率得到了广泛的使用。

目前，为了满足DA芯片最高1Ghz的采样率，由于FPGA采用250mHz 的内部的数据处理时钟，因此需要使用4个DDS IP核，通过4:1转换的并行 口Serdes实现数据的并串转换。

然而，这种方式由于每个DDS IP核的输出有效数据的时间不同，因此4 路DDS IP核有时无法同时有效工作，从而导致后端波形输出不同步。

发明内容

本发明实施例提供了波形同步输出方法及装置，能够同步输出波形。

第一方面，本发明实施例提供了波形同步输出方法，包括：

根据相位累加器以及目标波形数据输出频率计算出相位增量，其中，所 述相位累加器用于设置波形输出的位置；

根据所述相位增量计算出基本相位偏移参数；

根据所述基本相位偏移参数计算出每个DDS IP核的初始相位，其中， 4:1转换的串行器serdes连接现场可编程逻辑门阵列FPGA和数模转换DA 芯片，在所述FPGA中设置4个直接数字合成器DDS IP核，4个所述DDS IP 核通过所述serdes连接所述DA芯片；

根据每个所述初始相位增量和所述相位增量计算出每个所述DDS IP核 的输出相位，并控制每个所述DDS IP核将所述输出相位输出给所述DA芯 片，以使所述DA芯片通过所述相位累加器使示波器输出所述目标波形数据。

优选地，

所述根据相位累加器以及目标波形数据输出频率计算出相位增量，包括： 根据所述相位累加器的精度位数和所述目标波形的输出频率的4倍计算出所 述相位增量。

优选地，

所述根据所述相位增量计算出基本相位偏移参数，包括：将所述相位增 量除以4，计算出所述基本相位偏移参数。

优选地，

所述根据所述基本相位偏移参数计算出每个所述DDS IP核的初始相位， 包括：通过如下第一公式，分别计算出每个所述DDS IP核的初始相位：

所述第一公式包括：

phase_offset_0＝phase_inc*0；

phase_offset_1＝phase_inc*1；

phase_offset_2＝phase_inc*2；

phase_offset_3＝phase_inc*3；