[发明专利]波形同步输出方法及装置

权利要求书

1.波形同步输出方法，其特征在于，包括：

根据相位累加器以及目标波形数据输出频率计算出相位增量，其中，所述相位累加器用于设置波形输出的位置；

根据所述相位增量计算出基本相位偏移参数；

根据所述基本相位偏移参数计算出每个DDS IP核的初始相位，其中，4:1转换的串行器serdes连接现场可编程逻辑门阵列FPGA和数模转换DA芯片，在所述FPGA中设置4个直接数字合成器DDSIP核，4个所述DDS IP核通过所述serdes连接所述DA芯片；

根据每个所述初始相位增量和所述相位增量计算出每个所述DDS IP核的输出相位，并控制每个所述DDS IP核将所述输出相位输出给所述DA芯片，以使所述DA芯片通过所述相位累加器使示波器输出所述目标波形数据。

2.根据权利要求1所述的方法，其特征在于，

所述根据相位累加器以及目标波形数据输出频率计算出相位增量，包括：根据所述相位累加器的精度位数和所述目标波形的输出频率的4倍计算出所述相位增量。

3.根据权利要求2所述的方法，其特征在于，

所述根据所述相位增量计算出基本相位偏移参数，包括：将所述相位增量除以4，计算出所述基本相位偏移参数。

4.根据权利要求1所述的方法，其特征在于，

所述根据所述基本相位偏移参数计算出每个所述DDSIP核的初始相位，包括：通过如下第一公式，分别计算出每个所述DDS IP核的初始相位：

所述第一公式包括：

phase_offset_0＝phase_inc*0；

phase_offset_1＝phase_inc*1；

phase_offset_2＝phase_inc*2；

phase_offset_3＝phase_inc*3；

其中，所述phase_inc用于表征所述基本相位偏移参数，所述phase_offset_0用于表征四个所述DDS IP核中的第一DDS IP核的初始相位，所述phase_offset_1用于表征第二DDSIP核的初始相位，所述phase_offset_2用于表征第三DDS IP核的初始相位，所述phase_offset_3用于表征第四DDS IP核的初始相位。

5.根据权利要求1所述的方法，其特征在于，

所述根据每个所述初始相位增量和所述相位增量计算出每个所述DDS IP核的输出相位，包括：

根据每个所述DDS IP核的初始相位和所述相位增量，通过如下第二公式计算出所述输出相位；

phase_out＝phase_inc_int+phase_offset；

其中，所述phase_out用于表征所述输出相位，所述phase_inc_int用于表征所述相位增量，所述phase_offset用于表征当前计算的DDS IP核的初始相位。

6.根据权利要求1至5中任一所述的方法，其特征在于，

进一步包括：每个所述DDS IP核上连接有先入先出FIFO模块，以使所述FIFO模块控制每个所述DDS IP核同时输出所述输出相位。

7.波形同步输出装置，其特征在于，包括：

计算单元和控制单元；

所述计算单元，用于根据相位累加器以及目标波形数据输出频率计算出相位增量，其中，所述相位累加器用于设置波形输出的位置；

根据所述相位增量计算出基本相位偏移参数；

根据所述基本相位偏移参数计算出每个DDS IP核的初始相位，其中，4:1转换的串行器serdes连接现场可编程逻辑门阵列FPGA和数模转换DA芯片，在所述FPGA中设置4个直接数字合成器DDS IP核，4个所述DDS IP核通过所述serdes连接所述DA芯片；

所述控制单元，用于根据每个所述初始相位增量和所述相位增量计算出输出相位并控制每个所述DDS IP核将所述输出相位输出给所述DA芯片，以使所述DA芯片通过所述相位累加器使示波器输出所述目标波形数据。