[发明专利]非易失性存储装置和使用其的存储系统

说明书

本发明公开一种非易失性存储装置和使用其的存储系统。非易失性存储装置包括多个单元阵列，每个单元阵列包括近区域和远区域。在近区域中包括多个存储单元，并且在远区域中包括多个存储单元。当多个单元阵列之中的至少一个单元阵列的近区域中所包括的多个存储单元中的存储单元基于地址信号而被选中时，非易失性存储装置基于所述地址信号来选择在其余的单元阵列的远区域中所包括的存储单元。非易失性存储装置对所述至少一个单元阵列中的被选中的存储单元执行第一读取操作，并且对所述其余的单元阵列中的被选中的存储单元执行第二读取操作。

相关申请的交叉引用

本申请要求2019年6月24日向韩国知识产权局提交的申请号为10-2019-0074833的韩国申请的优先权，其公开内容通过引用整体合并于此。

技术领域

各个实施例总体上涉及一种存储装置，并且更具体地，涉及一种非易失性存储装置以及使用其的存储系统。

背景技术

电子设备可以包括许多电子组件。在电子组件中，计算机系统可以包括大量由半导体组成的电子组件。计算机系统可以包括存储装置。由于动态随机存取存储器(DRAM)可以以高速且恒定的速度来储存和输出数据并执行随机存取，因此DRAM被广泛用作常规的存储装置。然而，由于DRAM包括每个都由电容器组成的存储单元，所以DRAM具有易失性的特征，即在移除电源时会丢失其储存的数据。为了消除这些缺点，已经开发了闪存装置。闪存装置包括每个都由浮栅构成的存储单元，因此，其具有即使移除了电源也保留储存在其中的数据的非易失性特性。但是，与DRAM相比，闪存装置以较低的速度储存和输出数据，并且在执行随机访问方面存在困难。

近来，已经开发了具有高操作速度和非易失性特性的下一代存储装置。下一代存储装置的示例可以包括PCM(相变存储器)、磁性RAM、电阻式RAM和铁电RAM。下一代存储装置可以在具有非易失性特性的同时高速运行。特别地，PCM可以包括由硫属化物形成的存储单元，并且可以通过改变存储单元的电阻值来储存数据。

发明内容

在一个实施例中，一种非易失性存储装置可以包括第一单元阵列和第二单元阵列。所述第一单元阵列可以包括近区域和远区域。所述第二单元阵列可以包括近区域和远区域。当基于地址信号选择了所述两个单元阵列之中的一个单元阵列的近区域中所包括的存储单元时，所述非易失性存储装置可以基于所述地址信号来选择其余的单元阵列的远区域中所包括的存储单元。所述非易失性存储装置可以对所述两个单元阵列之中的所述一个单元阵列的近区域中所包括的存储单元执行第一读取操作，并且可以对所述其余的单元阵列的远区域中所包括的存储单元执行第二读取操作。所述第一读取操作可以比所述第二读取操作执行更长的时间段。

在一个实施例中，一种非易失性存储装置可以包括第一单元阵列、第一读取控制电路、第一读取电路、第二单元阵列、第二读取控制电路和第二读取电路。所述第一读取控制电路可以被配置为接收地址信号，通过经由第一方法对所述地址信号进行加扰来产生第一加扰地址信号，并且基于所述第一加扰地址信号而输出第一读取脉冲信号与第二读取脉冲信号中的一个。所述第一读取电路可以被配置为基于所述第一读取控制电路的输出对所述第一单元阵列执行读取操作。所述第二读取控制电路可以被配置为接收所述地址信号，通过经由与第一方法不同的第二方法对所述地址信号进行加扰来产生第二加扰地址信号，并且基于所述第二加扰地址信号而输出所述第一读取脉冲信号与所述第二读取脉冲信号中的一个。第二读取电路可以被配置为基于所述第二读取控制电路的输出对所述第二单元阵列执行读取操作。