[发明专利]半导体制造装置及半导体器件的制造方法

说明书

本发明提供一种从对裸芯片的低压力性或高速拾取性的观点考虑能够以最佳的时序控制顶推单元的半导体制造装置及半导体器件的制造方法。半导体制造装置具备：顶推单元，其从上述切割带的下方顶推裸芯片，具有与切割带接触的多个块；筒夹，其吸附上述裸芯片；和控制部，其构成为，对于使上述顶推单元的特性再现的剥离模型，以使上述剥离模型的输出追从于上述裸芯片从上述切割带的剥离量和上述裸芯片整体的弯曲应力的目标值的方式进行反馈控制，使作为向上述剥离模型的控制输入的顶推量成为上述顶推单元的上述块的顶推量。

技术领域

本发明涉及半导体制造装置，例如能够适用于具备顶推单元的芯片贴装机。

背景技术

通常，在将被称为裸芯片的半导体芯片搭载于例如布线基板或引线框架等(以下总称为基板)的表面的芯片贴装机中，通常重复进行如下动作(作业)：使用筒夹等的吸嘴将裸芯片搬送到基板上，赋予推压力，并且对接合材料进行加热，由此进行贴装。

在基于芯片贴装机等半导体制造装置进行的裸芯片贴装工序中，具有将从半导体晶片(以下称为晶片)分割的裸芯片剥离的剥离工序。在剥离工序中，从切割带背面通过顶推单元顶推裸芯片，从保持于裸芯片供给部的切割带，将裸芯片一个一个地剥离出，使用筒夹等的吸嘴将裸芯片搬送到基板上。

例如，根据日本特开2005-117019号公报(专利文献1)，在对贴附于切割带的多个裸芯片中的剥离对象的裸芯片进行顶推而将其从切割带剥离时，吸附块(顶推单元)通过利用推动器的一个驱动轴将多层的块推起成金字塔形状而从裸芯片周边低压力地将裸芯片从切割带剥离。

现有技术文献

专利文献

专利文献1：日本特开2005-117019号公报

专利文献2：日本特开2017-224640号公报

发明内容

近年来，由于裸芯片层叠封装和3D-NAND(三维NAND闪存)的出现，晶片(裸芯片)变得更薄。若裸芯片变薄，则与切割带的粘接力相比，裸芯片的刚性变得极低。因此，为了拾取例如数十μm以下的薄裸芯片而需要减轻施加于裸芯片的压力(低压力化)。

在上述的基于一个驱动轴对多层的块的顶推中，由于各块的顶推量在机构上被限制成固定，所以顶推动作为在等加速、等速动作、等减速后待机固定时间直至充分地进行了剥离的线性时序。但是，线性时序在切割带的种类、裸芯片厚度等条件发生了变化的情况下，块的顶推量未必就是最佳的。另外，在线性时序中从对裸芯片的低压力性或高速拾取性的观点考虑可能并不是最佳的时序。

本发明的课题在于提供一种从对裸芯片的低压力性或高速拾取性的观点考虑能够以最佳的时序控制顶推单元的半导体制造装置。

其他课题和新特征将根据本说明书的记述及附图而得以明确。

若简单地说明本发明中的具有代表性的结构的概要则如下。

即，半导体制造装置具备：顶推单元，其从上述切割带的下方顶推裸芯片，并具有与切割带接触的多个块；筒夹，其吸附上述裸芯片；和控制部，其构成为，对于使上述顶推单元的特性再现的剥离模型，以使上述剥离模型的输出追从于上述裸芯片从上述切割带的剥离量和上述裸芯片整体的弯曲应力的目标值的方式进行反馈控制，使作为向上述剥离模型的控制输入的顶推量成为上述顶推单元的上述块的顶推量。

发明效果

根据上述半导体制造装置，从对裸芯片的低压力性或高速拾取性的观点考虑能够以最佳的时序进行控制。

附图说明

图1是说明顶推单元的主要部分的结构的图。

图2是说明顶推单元的顶推时序的图。

图3是说明反馈控制系统的框线图。