[发明专利]一种能够增强背景一致性的电路有效
| 申请号： | 202010114848.2 | 申请日： | 2020-02-25 |
| 公开（公告）号： | CN111262572B | 公开（公告）日： | 2023-04-07 |
| 发明（设计）人： | 肖建辉 | 申请（专利权）人： | 成都高迈微电子有限公司 |
| 主分类号： | H03K19/0175 | 分类号： | H03K19/0175 |
| 代理公司： | 成都虹盛汇泉专利代理有限公司 51268 | 代理人： | 刘冬静 |
| 地址： | 610041 四川省成都市中国(四川)自由*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 能够 增强 背景 一致性 电路 | ||
1.一种能够增强背景一致性的电路，其特征在于，包括列选通信号电路(30)、传感器采集器件(32)、行选通信号电路(33)、采集电路(35)、第一PMOS上拉管(37)、第一NMOS下拉管(38)、第二PMOS上拉管(39)和第二NMOS下拉管(40)；
列选通信号电路(30)分别与采集电路(35)、第一PMOS上拉管(37)和第一NMOS下拉管(38)相连；行选通信号电路(33)分别连接与采集电路(35)、第二PMOS上拉管(39)和第二NMOS下拉管(40)；采集电路(35)与传感器采集器件(32)相连，列选通信号电路(30)和行选通信号电路(33)均与与门电路(41)相连接；所述列选通信号电路(30)包括串联的第一非门电路和第二非门电路、第一TG传输门电路，第二非门电路的输出端分别与第一PMOS上拉管(37)的栅极和第一TG传输门的一个输入端相连；第一TG传输门的另一个输入端连接VBCOL输入信号，第一TG传输门输出端输出的VBRCOL0信号(31)与采集电路(35)的一个信号输入端相连；第一PMOS上拉管(37)的源极与第一NMOS下拉管(38)的漏极相连，第一PMOS上拉管(37)的源极与第一NMOS下拉管(38)的漏极均与第一TG传输门输出端输出的VBRCOL0信号(31)相连；第一PMOS上拉管(37)的漏极接地，第一NMOS下拉管(38)的栅极与第一非门电路的输出端相连接，第一NMOS下拉管(38)的源极接地；
所述行选通信号电路(33)包括串联的第三非门电路和第四非门电路、第二TG传输门电路，第四非门电路的输出端分别与第二PMOS上拉管(39)的栅极和第二TG传输门的一个输入端相连；第二TG传输门的另一个输入端连接VBROW输入信号，第二TG传输门输出端输出的VBROW0信号(34)与采集电路(35)的另一个信号输入端相连；第二PMOS上拉管(39)的源极与第二NMOS下拉管(40)的漏极连接，第二PMOS上拉管(39)的源极与第二NMOS下拉管(40)的漏极均与第二TG传输门输出端输出的VBROW0信号(34)相连；第二PMOS上拉管(39)的漏极接地，第二NMOS下拉管(40)的栅极与第三非门电路的输出端相连，第二NMOS下拉管(40)的源极接地；
所述第一非门电路和第三非门电路的输入端均与与门电路(41)的输出端相连，与门电路(41)的两个输入端分别连接COL和ROW输入信号。
2.根据权利要求1所述的一种能够增强背景一致性的电路，其特征在于，所述第一PMOS上拉管(37)用于在列选通信号电路(30)没有选通的时候把第一TG传输门输出的VBRCOL0上拉到电源电压，第一NMOS下拉管(38)用于在没有选通的时候把第一TG传输门输出的VBRCOL0下拉到地电位。
3.根据权利要求1所述的一种能够增强背景一致性的电路，其特征在于，所述第二PMOS上拉管(39)用于在行选通信号电路(33)没有选通的时候把第二TG传输门输出的VBROW0上拉到电源电压，第二NMOS下拉管(40)用于在没有选通的时候把第二TG传输门输出的VBROW0信号下拉到地电位。
4.根据权利要求1所述的一种能够增强背景一致性的电路，其特征在于，所述采集电路(35)的VIN信号输入端与传感器采集器件(32)相连。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都高迈微电子有限公司，未经成都高迈微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202010114848.2/1.html，转载请声明来源钻瓜专利网。
