[发明专利]半导体存储装置

说明书

实施方式提供能够实现电气特性的改善的半导体存储装置。实施方式的半导体存储装置具有第1布线、第2布线、第1沟道部、第2沟道部、第1电荷储存部、第2电荷储存部、第1绝缘部、第2绝缘部和第3绝缘部。上述第1绝缘部包括设在上述第1电荷储存部的至少一部分与上述第2电荷储存部的至少一部分之间的部分，沿第1方向延伸。上述第2绝缘部设在上述第1绝缘部与上述第1布线之间，在上述第1方向上与上述第1电荷储存部相邻的位置处沿上述第1方向延伸。上述第3绝缘部设在上述第2布线与上述第1绝缘部之间，在上述第1方向上与上述第2电荷储存部相邻的位置处沿上述第1方向延伸。

本申请主张以日本专利申请2019－151439号(申请日：2019年8月21日)为基础申请的优先权。本申请通过参照而引用该基础申请的全部内容。

技术领域

本发明的实施方式涉及半导体存储装置。

背景技术

提出了具有交替地层叠有绝缘膜和字线的层叠体和将该层叠体贯通的半导体柱的半导体存储装置。

可是，半导体存储装置被期待电气特性的进一步的改善。

发明内容

本发明的目的是提供一种能够实现电气特性的改善的半导体存储装置。

技术方案的半导体存储装置具有第1布线、第2布线、第1沟道部、第2沟道部、第1电荷储存部、第2电荷储存部、第1绝缘部、第2绝缘部和第3绝缘部。上述第1布线，沿第1方向延伸。上述第2布线在与上述第1方向交叉的第2方向上与上述第1布线相邻，沿上述第1方向延伸。上述第1沟道部设在上述第1布线与上述第2布线之间，沿与上述第1方向及上述第2方向交叉的第3方向延伸。上述第2沟道部设在上述第1布线与上述第2布线之间，在上述第2方向上与上述第1沟道部相邻，沿上述第3方向延伸。上述第1电荷储存部设在上述第1布线与上述第1沟道部之间。上述第2电荷储存部设在上述第2布线与上述第2沟道部之间。上述第1绝缘部包括设在上述第1电荷储存部的至少一部分与上述第2电荷储存部的至少一部分之间的部分，沿上述第1方向延伸。上述第2绝缘部设在上述第1布线与上述第1绝缘部之间，在上述第1方向上与上述第1电荷储存部相邻的位置处沿上述第1方向延伸。上述第3绝缘部设在上述第2布线与上述第1绝缘部之间，在上述第1方向上与上述第2电荷储存部相邻的位置处沿上述第1方向延伸。

附图说明

图1是表示第1实施方式的半导体存储装置的结构的立体图。

图2是沿着图1中所示的层叠体的F2－F2线的剖面图。

图3是沿着图2中所示的层叠体的F3－F3线的剖面图。

图4是沿着图2中所示的层叠体的F4－F4线的剖面图。

图5A是表示第1实施方式的半导体存储装置的制造工序的一部分的剖面图。

图5B是表示第1实施方式的半导体存储装置的制造工序的一部分的剖面图。

图5C是表示第1实施方式的半导体存储装置的制造工序的一部分的剖面图。

图5D是表示第1实施方式的半导体存储装置的制造工序的一部分的剖面图。

图5E是表示第1实施方式的半导体存储装置的制造工序的一部分的剖面图。

图5F是表示第1实施方式的半导体存储装置的制造工序的一部分的剖面图。

图5G是表示第1实施方式的半导体存储装置的制造工序的一部分的剖面图。

图5H是表示第1实施方式的半导体存储装置的制造工序的一部分的剖面图。

图5I是表示第1实施方式的半导体存储装置的制造工序的一部分的剖面图。