[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，具备：第1存储器串，包含第1存储器晶体管；第2存储器串，包含第2存储器晶体管；第3存储器串，包含第3存储器晶体管；第1位线，连接于所述第1存储器串；第2位线，连接于所述第2存储器串；第3位线，连接于所述第3存储器串；字线，连接于所述第1存储器晶体管、所述第2存储器晶体管及所述第3存储器晶体管的栅极电极；以及控制电路，对所述第1存储器晶体管、所述第2存储器晶体管及所述第3存储器晶体管进行编程动作；所述控制电路在所述编程动作的第1时点提高所述第1位线的电压，在比所述第1时点靠后的第2时点提高所述字线的电压，在比所述第1时点靠后的第3时点提高所述第2位线的电压，在比所述第2时点及所述第3时点靠后的第4时点提高所述第3位线的电压，在比所述第4时点靠后的第5时点降低所述字线的电压。

2.根据权利要求1所述的半导体存储装置，其中在从所述编程动作的第1时点至第4时点，禁止对于所述第1存储器晶体管的写入。

3.一种半导体存储装置，具备：存储器晶体管；字线，连接于所述存储器晶体管的栅极电极；周边电路，对所述存储器晶体管进行编程动作；以及电源电极，能够对所述周边电路供给电源电压；所述周边电路从所述编程动作的第1时点至第2时点，对所述字线供给编程电压，在所述第1时点与所述第2时点之间的第3时点，所述电源电极中流通的电流上升，在所述第3时点与所述第2时点之间的第4时点，所述电源电极中流通的电流下降。

4.一种半导体存储装置，具备：多个存储器串，包含存储器晶体管；多条位线，连接于所述多个存储器串；字线，共通连接于所述多个存储器串中所包含的多个存储器晶体管的栅极电极；以及周边电路，连接于所述多条位线及所述字线；所述周边电路具备：多个第1晶体管，连接于所述多条位线；第1电压供给线，共通连接于所述多个第1晶体管；多个第2晶体管，连接于所述多条位线；第2电压供给线，共通连接于所述多个第2晶体管；多个锁存电路，连接于所述多个第1晶体管的栅极电极及所述多个第2晶体管的栅极电极；以及锁存电路控制线，共通连接于所述多个锁存电路；在对于所述存储器晶体管的编程动作的第1时点，将第1电压传输至所述第1电压供给线，将第2电压传输至所述第2电压供给线，在比所述第1时点靠后的第2时点，所述字线的电压上升，在比所述第1时点靠后的第3时点，进行所述锁存电路控制线的上升或下降，在比所述第2时点及所述第3时点靠后的第4时点，进行所述锁存电路控制线的上升或下降，在比所述第4时点靠后的第5时点，所述字线的电压下降。

5.根据权利要求4所述的半导体存储装置，其中所述多个存储器串包含：第1存储器串，包含第1存储器晶体管；第2存储器串，包含第2存储器晶体管；以及第3存储器串，包含第3存储器晶体管；所述多个锁存电路包含：第1锁存电路，与所述第1存储器串对应；第2锁存电路，与所述第2存储器串对应；以及第3锁存电路，与所述第3存储器串对应；在所述第1时点，在所述第1锁存电路保存第1信息，在所述第2锁存电路保存第2信息，在所述第3锁存电路保存所述第2信息，在所述第3时点，在所述第1锁存电路保存所述第1信息，在所述第2锁存电路保存所述第1信息，在所述第3锁存电路保存所述第2信息，在所述第4时点，在所述第1锁存电路保存所述第1信息，在所述第2锁存电路保存所述第1信息，在所述第3锁存电路保存所述第1信息。