[发明专利]半导体装置及其制造方法在审
申请号: | 202010106492.8 | 申请日: | 2020-02-21 |
公开(公告)号: | CN112466946A | 公开(公告)日: | 2021-03-09 |
发明(设计)人: | 小岛秀伸 | 申请(专利权)人: | 株式会社东芝;东芝电子元件及存储装置株式会社 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/417;H01L21/336 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 刘英华 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 及其 制造 方法 | ||
1.一种半导体装置,具备:
半导体部;
金属层,覆盖上述半导体部的背面;
第1电极,设置于上述半导体部的表面上;
第2电极,在上述半导体部的表面上与上述第1电极分离而配置;
第1控制电极,设置于上述第1电极与上述半导体部之间;
第1绝缘膜,将上述第1控制电极从上述半导体部电绝缘;
第2控制电极,设置于上述第2电极与上述半导体部之间;
第2绝缘膜,将上述第2控制电极从上述半导体部电绝缘;以及
第3绝缘膜,将上述第1控制电极从上述第1电极电绝缘,并将上述第2控制电极从上述第2电极电绝缘,
上述半导体部包括第1导电型的第1半导体层、第2导电型的第2半导体层、第1导电型的第3半导体层、第2导电型的第4半导体层及第1导电型的第5半导体层,
上述第1半导体层,包括位于上述金属层与上述第1电极之间以及上述金属层与上述第2电极之间的部分,
上述第2半导体层,设置于上述第1半导体层与上述第1电极之间,与上述第1电极电连接,隔着上述第1绝缘膜而与上述第1控制电极相对,
上述第3半导体层,选择性地设置于上述第2半导体层与上述第1电极之间,与上述第1电极电连接,
上述第4半导体层,设置于上述第1半导体层与上述第2电极之间,与上述第2电极电连接,隔着上述第2绝缘膜而与上述第2控制电极相对,
上述第5半导体层,选择性地设置于上述第4半导体层与上述第2电极之间,与上述第2电极电连接,
上述金属层包括:第1层,与上述第1半导体层电连接;和第2层,在上述第1层上选择性地设置于比上述第1层的外缘靠内侧,比上述第1层厚,
上述第2半导体层位于上述金属层的上述第2层与上述第1电极之间,
上述第4半导体层位于上述金属层的上述第2层与上述第2电极之间。
2.如权利要求1所述的半导体装置,其中,
上述金属层具有沿着上述第2层的外缘而设置、且位于上述第1层与上述第2层之间的空间。
3.如权利要求1所述的半导体装置,其中,
上述金属层还包括覆盖上述第2层、且比上述第2层薄的第3层。
4.如权利要求2所述的半导体装置,其中,
上述金属层还包括覆盖上述第2层、且比上述第2层薄的第3层。
5.如权利要求1所述的半导体装置,其中,
上述金属层还包括覆盖上述第1层以及上述第2层、且比上述第2层薄的第3层。
6.如权利要求2所述的半导体装置,其中,
上述金属层还包括覆盖上述第1层以及上述第2层、且比上述第2层薄的第3层。
7.如权利要求3~6中任一项所述的半导体装置,其中,
上述金属层的上述第1层以及上述第2层包含银,上述第3层包含镍。
8.一种半导体装置的制造方法,是权利要求1所述的半导体装置的制造方法,包括:
在上述半导体部的背面上形成上述金属层的上述第1层的工序;
形成将上述第1层选择性地覆盖的掩模层的工序;以及
使用上述掩模层,在上述第1层上选择性地形成上述第2层的工序,
被上述掩模层覆盖的上述第1层的区域位于上述第1层的上述外缘与上述第2层的外缘之间。
9.如权利要求8所述的半导体装置的制造方法,其中,
还包括:使用上述掩模层,形成覆盖上述第2层且具有比上述第2层薄的膜厚的第3层的工序。
10.如权利要求8所述的半导体装置的制造方法,其中,
还包括:在将上述掩模层去除后,形成覆盖上述第1层以及上述第2层且具有比上述第2层薄的膜厚的第3层的工序。
11.如权利要求8~10中任一项所述的半导体装置的制造方法,其中,
上述第2层使用镀法选择性地形成于上述第1层上。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝;东芝电子元件及存储装置株式会社,未经株式会社东芝;东芝电子元件及存储装置株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010106492.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类