[发明专利]具有带有外延块的源极或漏极结构的环绕栅集成电路结构

说明书

本公开描述了具有带有外延块的源极或漏极结构的环绕栅集成电路结构，以及制造具有带有外延块的源极或漏极结构的环绕栅集成电路结构的方法。例如，集成电路结构包括水平纳米线的第一垂直布置和水平纳米线的第二垂直布置。第一对外延源极或漏极结构包括与水平纳米线的第一垂直布置对准的垂直分立部分。第二对外延源极或漏极结构包括与水平纳米线的第二垂直布置对准的垂直分立部分。导电接触结构在横向上处于第一对外延源极或漏极结构中的一个与第二对外延源极或漏极结构中的一个之间，并且与第一对外延源极或漏极结构中的一个和第二对外延源极或漏极结构中的一个接触。

技术领域

本公开的实施例为集成电路结构和处理的领域，并且特别是具有带有外延块的源极或漏极结构的环绕栅集成电路结构，以及制造具有带有外延块的源极或漏极结构的环绕栅集成电路结构的方法。

背景技术

在过去的几十年中，集成电路中的特征缩放一直是不断发展的半导体产业背后的驱动力。缩放到越来越小的特征可以在有限的半导体芯片空间上增加功能单元的密度。例如，缩小的晶体管尺寸允许在芯片上并入更多数量的存储器或逻辑器件，从而有助于制造具有增加的容量的产品。然而，对更大容量的驱动并非没有问题。优化每个器件的性能的必要性变得越来越重要。

在集成电路器件的制造中，随着器件尺寸的连续缩小，多栅晶体管(例如三栅极晶体管)变得越来越普遍。在常规工艺中，通常在体硅衬底或绝缘体上硅衬底上制造三栅极晶体管。在一些实例中，体硅衬底是优选的，由于它们的成本较低并因为它们使得较为不复杂的三栅极制造工艺成为可能。在另一方面，随着微电子器件尺寸缩小到低于10纳米(nm)节点，维持迁移率提高和短沟道控制在器件制造中提出了挑战。用于制造器件的纳米线提供了改进的短沟道控制。

然而，缩放多栅晶体管和纳米线晶体管并非没有后果。随着这些微电子电路的基本构建块的尺寸减小以及随着在给定区域中制造的基本构建块的绝对数量增加，用于图案化这些构建块的光刻工艺的约束变得不可抗拒。特别地，在半导体叠层中图案化的特征的最小尺寸(临界尺寸)与这些特征之间的间隔之间可能存在权衡。

附图说明

图1示出了根据本公开的实施例的表示具有带有外延块的源极或漏极结构的环绕栅集成电路结构的截面图。

图2示出了根据本公开的实施例的在制造具有带有外延块的源极或漏极结构的环绕栅集成电路结构的方法中的各种操作的截面图。

图3A-图3H示出了根据本公开的实施例的在制造具有带有外延块的源极或漏极结构的环绕栅集成电路结构的方法中的各种操作的截面图。

图4A-图4J示出了根据本公开的实施例的在制造环绕栅集成电路结构的方法中的各种操作的截面图。

图5示出了根据本公开的实施例的沿着栅极线截取的非平面集成电路结构的截面图。

图6示出了根据本公开的实施例的针对非端盖架构(左侧(a))与自对准栅极端盖(SAGE)架构(右侧(b))的穿过纳米线和鳍状物所截取的截面图。

图7示出了根据本公开的实施例的表示在制造具有环绕栅器件的自对准栅极端盖(SAGE)结构的方法中的各种操作的截面图。

图8A示出了根据本公开的实施例的基于纳米线的集成电路结构的三维截面图。

图8B示出了根据本公开的实施例的沿a-a’轴线截取的图8A的基于纳米线的集成电路结构的源极或漏极截面图。

图8C示出了根据本公开的实施例的沿b-b’轴线截取的图8A的基于纳米线的集成电路结构的沟道截面图。

图9A-9E示出了根据本公开的实施例的表示在制造鳍状物/纳米线结构的纳米线部分的方法中的各种操作的三维截面图。

图10示出了根据本公开的实施例的一个实施方式的计算设备。