[发明专利]透光性导电薄膜

说明书

提供能够兼顾良好的导电性及蚀刻性的透光性导电薄膜。透光性导电薄膜(1)具备：透明基材(2)、和配置于透明基材(2)的上侧的透光性导电层(5)，透光性导电层(5)的厚度超过40nm，将透光性导电层(5)的载流子密度设为n×10¹⁹(/cm³)、霍尔迁移率设为μ(cm²/V·s)时，n相对于μ的比(n/μ)为4.0以上。

技术领域

本发明涉及透光性导电薄膜，详细而言涉及适合用于光学用途的透光性导电薄膜。

背景技术

以往以来，具备透明导电层的透明导电性薄膜被用于图像显示装置内的触摸面板用基材等。例如，专利文献1中公开了具备高分子薄膜和由铟-锡复合氧化物(ITO)形成的透明导电层的透明导电性薄膜。

通常，用作触摸面板用基材时，通过蚀刻将透明导电层图案化为触摸输入区域的期望的图案(例如，电极图案、布线图案)。

现有技术文献

专利文献

专利文献1：日本特开2017-71850号公报

发明内容

发明要解决的问题

然而，对于透明导电性薄膜，为了进行低电阻化从而使导电性良好，研究将ITO等透明导电层厚膜化。但是，若增厚透明导电层，则会产生蚀刻时间增加的不良情况。即，蚀刻性差。其结果，具备期望的图案的触摸面板用基材的生产率差。

本发明提供能够兼顾良好的导电性及蚀刻性的透光性导电薄膜。

用于解决问题的方案

本发明[1]包含一种透光性导电薄膜，其具备：透明基材、和配置于前述透明基材的厚度方向一侧的透光性导电层，前述透光性导电层的厚度超过40nm，将前述透光性导电层的载流子密度设为n×10¹⁹(/cm³)、霍尔迁移率设为μ(cm²/V·s)时，n相对于μ的比(n/μ)为4.0以上。

本发明[2]包含[1]所述的透光性导电薄膜，其中，前述透光性导电层为结晶质。

本发明[3]包含[1]或[2]所述的透光性导电薄膜，其中，前述透光性导电层含有铟系无机氧化物。

本发明[4]包含[3]所述的透光性导电薄膜，其中，前述透光性导电层在厚度方向具备：杂质无机元素相对于铟的质量比为0.05以上的第1区域、和杂质无机元素相对于铟的质量比不足0.05的第2区域。

本发明[5]包含[1]～[4]中任一项所述的透光性导电薄膜，其中，前述透光性导电层的载流子密度为50×10¹⁹(/cm³)以上且170×10¹⁹(/cm³)以下、霍尔迁移率为5(cm²/V·s)以上且40(cm²/V·s)以下。

本发明[6]包含[1]～[5]中任一项所述的透光性导电薄膜，其中，前述透光性导电层被图案化。

发明的效果

利用本发明的透光性导电薄膜，导电性良好，并且能够以良好的速度对透光性导电层进行蚀刻。

附图说明

图1示出本发明的透光性导电薄膜的一实施方式的截面图。

图2示出对图1所示的透光性导电薄膜进行了图案化的图案化透光性导电薄膜的截面图。

图3示出绘制n相对于μ的比与蚀刻速率的关系而成的图。