[发明专利]半导体存储装置及其制造方法

说明书

本发明的实施方式涉及一种半导体存储装置及其制造方法。实施方式的半导体存储装置具备：衬底；积层膜，包含交替设置于所述衬底上的多个第1绝缘层及多个电极层；及第2绝缘层，设置于所述积层膜上。所述装置还具备包含依次设置于所述积层膜及所述第2绝缘层内的第1绝缘膜、电荷储存层、第2绝缘膜、第1半导体层、及第3绝缘膜的多个柱状部。进而，夹在所述柱状部间的所述第2绝缘层的宽度在所述第2绝缘层的至少一部分比夹在所述柱状部间的所述积层膜的宽度更细。

相关申请

本申请享有以日本专利申请2019-167179号(申请日：2019年9月13日)为基础申请的优先权。本申请通过参考该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及一种半导体存储装置及其制造方法。

背景技术

在三维半导体存储器中，为了提高存储器单元的特性，希望使信道半导体层的膜厚较薄。然而，如果使信道半导体层的膜厚较薄，那么可能会在信道半导体层的附近产生形状异常。

发明内容

本发明的实施方式提供一种能够抑制在半导体层附近产生形状异常的半导体存储装置及其制造方法。

实施方式的半导体存储装置具备：衬底；积层膜，包含交替地设置于所述衬底上的多个第1绝缘层及多个电极层；及第2绝缘层，设置于所述积层膜上。所述装置还具备包含依次设置于所述积层膜及所述第2绝缘层内的第1绝缘膜、电荷储存层、第2绝缘膜、第1半导体层、及第3绝缘膜的多个柱状部。进而，夹在所述柱状部间的所述第2绝缘层的宽度在所述第2绝缘层的至少一部分中比夹在所述柱状部间的所述积层膜的宽度更细。

附图说明

图1是表示第1实施方式的半导体存储装置的结构的剖视图。

图2是表示第1实施方式的半导体存储装置的结构的放大剖视图。

图3A及B是表示第1实施方式的半导体存储装置的结构的另一剖视图。

图4A及B是表示第1实施方式的半导体存储装置的制造方法的剖视图。

图5A及B是表示第1实施方式的半导体存储装置的制造方法的剖视图。

图6A及B是表示第1实施方式的半导体存储装置的制造方法的剖视图。

图7A及B是表示第1实施方式的半导体存储装置的制造方法的剖视图。

图8A及B是表示第1实施方式的半导体存储装置的制造方法的剖视图。

图9A及B是表示第1实施方式的半导体存储装置的制造方法的剖视图。

图10A及B是表示第1实施方式的半导体存储装置的制造方法的详情的剖视图。

具体实施方式

以下，一面参考附图一面对实施方式进行说明。在图1至图10中，对相同的构成附注相同的符号，并省略重复的说明。

(第1实施方式)

图1是表示第1实施方式的半导体存储装置的结构的剖视图。图1的半导体存储装置例如是三维半导体存储器。

图1的半导体存储装置具备衬底1、包含多个第1绝缘层2及多个电极层3的积层膜S、第2绝缘层4、及多个柱状部C。各柱状部C包含存储器绝缘膜5、信道半导体层6、核心绝缘膜7、及核心半导体层8。图1的半导体存储装置还具备多个接触插塞9、及层间绝缘膜10。

衬底1例如是硅(Si)衬底等半导体衬底。图1表示与衬底1的表面平行且相互垂直的X方向及Y方向、及与衬底1的表面垂直的Z方向。在本说明书中，将+Z方向作为上方向来对待，将-Z方向作为下方向来对待。-Z方向可以与重力方向一致，也可以与重力方向不一致。