[发明专利]集成电路

权利要求书

1.一种集成电路，包括：

上拉电路，耦合在焊盘和第一电压端子之间；

静电放电ESD首级防护电路，包括耦合至所述焊盘和所述上拉电路的第一端子，以及耦合至与所述第一电压端子不同的第二电压端子的第二端子；以及

下拉电路，包括耦合至所述焊盘、所述ESD首级防护电路和所述上拉电路的第一端子，以及耦合至所述第二电压端子的第二端子，其中，所述下拉电路包括第一导电类型的至少一个第一晶体管，所述至少一个第一晶体管的第一端子耦合至所述下拉电路的第一端子；

其中，所述至少一个第一晶体管的击穿电压大于所述ESD首级防护电路的触发电压。

2.根据权利要求1所述的集成电路，其中，所述下拉电路还包括：

所述第一导电类型的多个第二晶体管；

其中，所述至少一个第一晶体管的第二端子与所述多个第二晶体管串联耦合；

其中，所述至少一个第一晶体管的击穿电压大于所述多个第二晶体管中的每个第二晶体管的击穿电压。

3.根据权利要求1所述的集成电路，其中，所述ESD首级防护电路还包括：

所述第一导电类型的第二晶体管；

其中所述至少一个第一晶体管与所述第二晶体管基本上相同。

4.根据权利要求3所述的集成电路，其中，所述上拉电路包括：

第二导电类型的至少一个第三晶体管，耦合到所述至少一个第一晶体管，其中，所述第二导电类型不同于所述第一导电类型；

其中，所述至少一个第一晶体管的击穿电压的绝对值是所述至少一个第三晶体管的击穿电压的绝对值的N倍，其中，N大于2。

5.根据权利要求1所述的集成电路，其中，所述至少一个第一晶体管包括：

多个第一晶体管，其中，所述多个第一晶体管中的第一个晶体管耦合到所述下拉电路的第一端子；

其中，所述ESD首级防护电路还包括所述第一导电类型的多个第二晶体管，其中，所述多个第二晶体管中的第一个晶体管耦合到所述ESD首级防护电路的第一端子；

其中，所述多个第一晶体管中的第一个晶体管的击穿电压和所述多个第二晶体管中的第一个晶体管的击穿电压具有基本上相同的值。

6.根据权利要求1所述的集成电路，其中，所述ESD首级防护电路还包括：

所述第一导电类型的第二晶体管，耦合在所述ESD首级防护电路的第一端子和第二端子之间；

其中，所述上拉电路包括电阻元件，耦合到所述第二晶体管；

其中，所述下拉电路还包括所述第一导电类型的多个第三晶体管，耦合在所述至少一个第一晶体管和所述第二电压端子之间；

其中，所述至少一个第一晶体管的击穿电压和所述第二晶体管的击穿电压大于所述多个第三晶体管中的每个第三晶体管的击穿电压。

7.根据权利要求1所述的集成电路，其中，所述至少一个第一晶体管还包括：

第一级晶体管和多个第二级晶体管；

其中，所述第一级晶体管具有：第一端子，耦合到所述下拉电路的第一端子；以及第二端子，串联耦合到所述多个第二级晶体管；

其中，所述第一级晶体管的击穿电压是所述多个第二级晶体管中的每个第二级晶体管的击穿电压的N倍，其中，N大于2。

8.一种集成电路，包括：

电阻结构，耦合在第一电压端子和焊盘之间；

第一有源区域，耦合到所述焊盘和所述电阻结构；

第二有源区域，耦合在所述第一有源区域和第二电压端子之间，所述第二电压端子不同于所述第一电压端子；

第一类型的第三有源区域，耦合到所述焊盘和所述第一有源区域；以及

所述第一类型的第四有源区域，耦合在所述第三有源区域和所述第二电压端子之间，其中，所述第三有源区域的宽度大于所述第四有源区域的宽度；

其中，所述第一有源区域和所述第二有源区域被包括在用作第一晶体管的结构中，并且所述第三有源区域和所述第四有源区域被包括在用作第二晶体管的结构中；

其中，所述第二晶体管被配置为在所述第一晶体管截止时释放从所述焊盘注入的静电电荷。