[发明专利]差异上注定向修改的FPGA在轨重构实现方法

说明书

本公开提供一种差异上注定向修改的FPGA在轨重构实现方法，包括：步骤S1：在地面将新配码与原配码进行异或处理，生成差异配码；步骤S2：将步骤S1所生成的差异配码通过地轨通信传输并存储在FPGA配置存储器或系统缓存区中；以及步骤S3：通过回读解码生成新配码，该新配码用于定向修改原配码中的差异部分，完成差异上注定向修改的FPGA在轨重构。该方法只对需要修改的单元进行擦写操作，需要擦写扇区个数大大减少，有效节约了在轨重构时间，降低存储器整体的磨损程度，提高了可靠性。

技术领域

本公开涉及卫星数据传输与处理技术领域，尤其涉及一种差异上注定向修改的FPGA在轨重构实现方法。

背景技术

目前，随着对卫星技术的不断发展、用户技术指标的不断提高以及市场竞争的日益激烈，功能度集成和轻小型化已经成为星载电子设备的一个主流趋势。采用小型化技术能够使星载电子设备体积减小、重量减轻、功耗降低，提高航天器承载有效载荷的能力以及功效比。采用高功能集成的小型化器件，可以减小印制板的尺寸，减少焊盘数量。FPGA是星载数字电路小型化重要的实现方式。在星载FPGA应用系统中，当卫星装配完成，卫星发射之后，对FPGA进行重构变的十分困难，主要瓶颈在于FPGA配码数据量太大，而在轨信号传输的速度很慢，完成一次完整的FPGA配码的传输对于有些星载单机，理论上需要进行上百次在轨任务，在实际操作中缺乏可行性。

为了解决上述问题，目前提出的解决办法有将原始数据进行压缩，如采用零游程算法等，可以将数据量缩小为原来的1/5-1/3，但是仍然需要在轨对存储器芯片进行整片擦除和重新写入的操作。

公开内容

(一)要解决的技术问题

基于上述问题，本公开提供了一种差异上注定向修改的FPGA在轨重构实现方法，以缓解现有技术中FPGA配码数据量太大，在轨信号传输的速度很慢、需要在轨对存储器芯片进行整片擦除和重新写入的操作等技术问题。

(二)技术方案

本公开提供一种差异上注定向修改的FPGA在轨重构实现方法，包括：步骤S1：在地面将新配码与原配码进行异或处理，生成差异配码；步骤S2：将步骤S1所生成的差异配码通过地轨通信传输并存储在FPGA配置存储器或系统缓存区中；以及步骤S3：通过回读解码生成新配码，该新配码用于定向修改原配码中的差异部分，完成差异上注定向修改的FPGA在轨重构。

在本公开实施例中，步骤S3，包括：子步骤S31：回读过程；子步骤S32：解码过程；以及子步骤S33：定向擦写过程。

在本公开实施例中，所述差异配码格式为：地址加异或结果。

在本公开实施例中，地址是指差异配码在FPGA配置存储器中所对应的完整地址或部分地址。

在本公开实施例中，步骤S2包括：

子步骤S21：如果传输带宽允许，差异配码可以全部存储在FPGA配置存储器中或缓存区，则可以采用通过一次传输方式。

在本公开实施例中，步骤S2包括：子步骤S22：如果带宽不允许，FPGA配置存储器的内存空间受限，采用分次传输的方式，进行地址判断并对FPGA配置存储器分块定向擦写，将块内地址的差异配码上传，直至存储器块单元更新完成，进行下一块地址单元的差异上注。

在本公开实施例中，采用一次传输方式时，将完整地址的差异配码上传到星载单机。

在本公开实施例中，分次传输方式传输差异配码时，采用部分地址或完整地址。

在本公开实施例中，解码时，将异或结果为1的bit位对应的原配码数据位取反，从而得到新配码。

在本公开实施例中，块大小根据实际场景自行定义。

(三)有益效果