[发明专利]差异上注定向修改的FPGA在轨重构实现方法

权利要求书

1.一种差异上注定向修改的FPGA在轨重构实现方法，包括：

步骤S1：在地面将新配码与原配码进行异或处理，生成差异配码；

步骤S2：将步骤S1所生成的差异配码通过地轨通信传输并存储在FPGA配置存储器或系统缓存区中；以及

步骤S3：通过回读解码生成新配码，该新配码用于定向修改原配码中的差异部分，完成差异上注定向修改的FPGA在轨重构。

2.根据权利要求1所述的差异上注定向修改的FPGA在轨重构实现方法，步骤S3，包括：

子步骤S31：回读过程；

子步骤S32：解码过程；以及

子步骤S33：定向擦写过程。

3.根据权利要求1所述的差异上注定向修改的FPGA在轨重构实现方法，所述差异配码格式为：地址加异或结果。

4.根据权利要求3所述的差异上注定向修改的FPGA在轨重构实现方法，地址是指差异配码在FPGA配置存储器中所对应的完整地址或部分地址。

5.根据权利要求1所述的差异上注定向修改的FPGA在轨重构实现方法，步骤S2包括：

子步骤S21：如果传输带宽允许，差异配码可以全部存储在FPGA配置存储器中或缓存区，则可以采用通过一次传输方式。

6.根据权利要求1所述的差异上注定向修改的FPGA在轨重构实现方法，步骤S2包括：

子步骤S22：如果带宽不允许，FPGA配置存储器的内存空间受限，采用分次传输的方式，进行地址判断并对FPGA配置存储器分块定向擦写，将块内地址的差异配码上传，直至存储器块单元更新完成，进行下一块地址单元的差异上注。

7.根据权利要求5所述的差异上注定向修改的FPGA在轨重构实现方法，采用一次传输方式时，将完整地址的差异配码上传到星载单机。

8.根据权利要求6所述的差异上注定向修改的FPGA在轨重构实现方法，分次传输方式传输差异配码时，采用部分地址或完整地址。

9.根据权利要求2所述的差异上注定向修改的FPGA在轨重构实现方法，解码时，将异或结果为1的bit位对应的元配码数据位取反，从而得到新配码。

10.根据权利要求6所述的差异上注定向修改的FPGA在轨重构实现方法，块大小根据实际场景自行定义。