[发明专利]包括页缓冲器的半导体存储器装置

说明书

包括页缓冲器的半导体存储器装置。一种半导体存储器装置包括：存储器单元阵列；以及页缓冲器电路，其通过多条位线联接至存储器单元阵列，多条位线在与第一方向交叉的第二方向上延伸。页缓冲器电路包括：多个位线选择晶体管，其联接至多条位线；多个锁存器，其联接至多个位线选择晶体管；以及多个擦除偏置传输晶体管，其联接至多条位线，并且被配置为将擦除电压传送至位线。多个擦除偏置传输晶体管和多个位线选择晶体管设置在不同的区域中，并且彼此不相邻。

技术领域

各个实施方式总体上涉及一种半导体存储器装置，尤其涉及一种包括页缓冲器的半导体存储器装置。

背景技术

随着对便携式电话、移动存储器装置和数码相机的需求增加，对这些产品中使用的非易失性存储器装置的需求也增加。在非易失性存储器装置当中，NAND闪存装置广泛用作数据储存装置。NAND闪存装置包括联接至位线的多个页缓冲器，并且通过使用多个页缓冲器来执行读取和输出存储器单元中存储的数据所需的操作。

发明内容

在实施方式中，一种半导体存储器装置可以包括：存储器单元阵列；以及页缓冲器电路，其通过多条位线联接至存储器单元阵列，多条位线在与第一方向交叉的第二方向上延伸。页缓冲器电路可以包括：多个位线选择晶体管，其联接至多条位线；多个锁存器，其分别联接至多个位线选择晶体管；以及多个擦除偏置传输晶体管，其联接至多条位线并且被配置为将擦除电压传送至位线。多个擦除偏置传输晶体管和多个位线选择晶体管可以设置在不同的区域中，并且可以彼此不相邻。

在实施方式中，一种半导体存储器装置可以包括：页缓冲器电路，其设置在基板上；以及存储器单元阵列，其设置在页缓冲器电路上方的源极板上，并通过在与第一方向交叉的第二方向上延伸的多条位线联接至页缓冲器电路。页缓冲器电路可以包括：多个位线选择晶体管，其联接至多条位线；多个锁存器，其联接至多个位线选择晶体管；以及多个擦除偏置传输晶体管，其联接至多条位线并且被配置为将擦除电压传送至位线。多个擦除偏置传输晶体管和多个位线选择晶体管可以设置在不同区域中，并且可以彼此不相邻。

在实施方式中，一种半导体存储器装置可以包括：单元晶圆，其包括存储器单元阵列和第一焊盘，第一焊盘通过在与第一方向交叉的第二方向上延伸的多条位线联接至存储器单元阵列；以及外围晶圆，其包括页缓冲器电路和联接至页缓冲器电路的第二焊盘，并接合到单元晶圆上以使得第二焊盘与第一焊盘联接。页缓冲器电路可以包括：多个位线选择晶体管，其联接至多条位线；多个锁存器，其联接至多个位线选择晶体管；以及多个擦除偏置传输晶体管，其联接至多条位线并且被配置为将擦除电压传送至位线。多个擦除偏置传输晶体管和多个位线选择晶体管可以设置在不同区域中，并且可以彼此不相邻。

附图说明

图1是例示根据本公开的实施方式的半导体存储器装置的示例表示的框图。

图2是例示根据本公开的实施方式的图1所示的存储器块中的一个的示例的等效电路图。

图3是例示根据本公开的实施方式的单元串组和页缓冲器的电路图。

图4是例示本公开的页缓冲器电路的示意性布局的示例的顶视图。

图5A至图5C是根据本公开的实施方式的图4中的区域A的顶视图的示例。

图6是例示根据本公开的实施方式的半导体存储器装置的页缓冲器电路的示例的顶视图。

图7A至图7C是根据本公开的实施方式的图6的区域B的配置的顶视图的示例。

图8A至图8C是根据本公开的实施方式的图6的区域C的配置的顶视图的示例。

图9和图10是例示根据本公开的实施方式的半导体存储器装置的页缓冲器电路的示意性布局的示例的顶视图。

图11和图12是例示根据本公开的实施方式的半导体存储器装置的示例的截面图。