[发明专利]包括页缓冲器的半导体存储器装置

权利要求书

1.一种半导体存储器装置，该半导体存储器装置包括：

存储器单元阵列；以及

页缓冲器电路，所述页缓冲器电路通过多条位线联接至所述存储器单元阵列，所述多条位线在与第一方向交叉的第二方向上延伸，

所述页缓冲器电路包括：

多个位线选择晶体管，所述多个位线选择晶体管联接至所述多条位线；

多个锁存器，所述多个锁存器联接至所述多个位线选择晶体管；以及

多个擦除偏置传输晶体管，所述多个擦除偏置传输晶体管联接至所述多条位线，并且被配置为将擦除电压传送至所述多条位线，

其中，所述多个擦除偏置传输晶体管和所述多个位线选择晶体管设置在不同的区域中，并且彼此不相邻。

2.根据权利要求1所述的半导体存储器装置，

其中，所述多个位线选择晶体管和所述多个锁存器设置在第一区域中，所述多个擦除偏置传输晶体管设置在第二区域中，

其中，所述第一区域和所述第二区域在所述第二方向上彼此相邻。

3.根据权利要求2所述的半导体存储器装置，其中，所述第二区域的边缘与所述第一区域的边缘相邻。

4.根据权利要求3所述的半导体存储器装置，

其中，所述多个锁存器设置为具有所述第二方向上的多个行和所述第一方向上的多个列的矩阵的形式，其中，所述多个位线选择晶体管的两个行设置在所述锁存器的两个相邻行之间，并且

其中，在所述第一区域的与所述第二区域的所述边缘相邻的所述边缘处设置有所述锁存器的行。

5.根据权利要求1所述的半导体存储器装置，其中，所述多个位线选择晶体管和所述多个锁存器设置在第一区域中，所述多个擦除偏置传输晶体管设置在第二区域中，并且所述第二区域与用于控制所述页缓冲器电路的外围电路所位于的第三区域相邻。

6.根据权利要求1所述的半导体存储器装置，其中，所述多个位线选择晶体管和所述多个锁存器设置在沿所述第二方向设置的成对的第一区域中，并且所述多个擦除偏置传输晶体管设置在所述第一区域之间的第二区域中。

7.根据权利要求6所述的半导体存储器装置，

其中，所述多个锁存器设置为具有所述第二方向上的多个行和所述第一方向上的多个列的矩阵的形式，并且所述多个位线选择晶体管设置在所述锁存器的两个相邻行之间，并且

其中，所述多个锁存器的行设置在所述第一区域的与所述第二区域相邻的边缘处。

8.根据权利要求1所述的半导体存储器装置，其中，所述多个擦除偏置传输晶体管设置为具有所述第二方向上的多个行和所述第一方向上的多个列的矩阵的形式，并且与在所述第一方向和所述第二方向上彼此相邻。

9.根据权利要求8所述的半导体存储器装置，

其中，所述多个擦除偏置传输晶体管中的每一个包括与所述擦除电压联接的漏极区、与多条位线中的一条位线联接的源极区、以及设置在所述源极区和所述漏极区之间的栅极，并且

其中，在所述第二方向上彼此相邻的一对擦除偏置传输晶体管共享漏极区。

10.一种半导体存储器装置，该半导体存储器装置包括：

页缓冲器电路，所述页缓冲器电路设置在基板上；以及

存储器单元阵列，所述存储器单元阵列设置在所述页缓冲器电路上方的源极板上，并通过在与第一方向交叉的第二方向上延伸的多条位线联接至所述页缓冲器电路，

所述页缓冲器电路包括：

多个位线选择晶体管，所述多个位线选择晶体管联接至所述位线；

多个锁存器，所述多个锁存器联接至所述多个位线选择晶体管；以及

多个擦除偏置传输晶体管，所述多个擦除偏置传输晶体管联接至所述多条位线，并且被配置为将擦除电压传送至所述位线，

其中，所述多个擦除偏置传输晶体管和所述多个位线选择晶体管设置在所述基板上的不同区域中，并且彼此不相邻。