[发明专利]半导体结构的形成方法

说明书

半导体结构的形成方法包括移除第一介电层与半导体基板上的导电结构的顶部，以形成第一凹陷；沉积第二介电层于第一介电层上，其中第二介电层包括垂直地位于第一凹陷上的第一区以及与第一区相邻的第二区；以及形成第三介电层于第二介电层上。方法亦包括接着形成多个开口于第三介电层中，且开口延伸至露出第二介电层；沉积导电材料于开口中；以及平坦化导电材料以形成多个导电结构于第一区与第二区中，其中平坦化步骤完全移除第二区中第三介电层的部分。

技术领域

本发明实施例关于半导体结构的形成方法，更特别关于化学机械研磨/平坦化(如化学机械研磨)工艺。

背景技术

集成电路产业已经历指数成长。集成电路材料与设计的技术进展，使每一代的集成电路比前一代的集成电路具有更小且更复杂的电路。在集成电路演进中，功能密度(如单位芯片面积的内连线装置数目)通常随着几何尺寸(如工艺所制作的最小构件或线路)减少而增加。

缩小集成电路的长度的工艺进展通常适用，但仍无法满足所有方面的需求。举例来说，在相邻的区域中需要不同密度的装置时，适用于多种装置特性的工艺面临挑战。具体而言，对较高密度的装置(装置位置更靠近)进行化学机械研磨或平坦化工艺(采用氧化的研磨液移除一或多种材料)时，可能会出现意料之外的缺点。至少为了此原因，目前亟需改良实施化学机械研磨工艺的方法。

发明内容

本发明一实施例提供半导体结构的形成方法，包括：移除第一介电层与半导体基板上的导电结构的顶部，以形成第一凹陷；沉积第二介电层于第一介电层上，其中第二介电层包括垂直地位于第一凹陷上的第一区以及与第一区相邻的第二区；以及形成第三介电层于第二介电层上。方法亦包括形成多个开口于第三介电层中，且开口延伸至露出第二介电层；沉积导电材料于开口中；以及平坦化导电材料以形成多个导电结构于第一区与第二区中，其中平坦化步骤完全移除第二区中的第三介电层。

本发明另一实施例提供半导体结构的形成方法，包括：对第一层间介电层中的第一导电结构进行第一化学机械研磨工艺，以形成凹陷于第一导电结构中，其中第一化学机械研磨工艺采用第一研磨液；以及形成第二层间介电层于第一层间介电层上，其中第二层间介电层包括位于凹陷上的第一区以及与第一区相邻的第二区。方法亦包括沉积介电层于第二层间介电层上，其中介电层位于第一区中的第一部分的上表面低于介电层位于第二区中的第二部分的上表面；以及形成导电结构于第一层间介电层上。具体而言，形成导电结构的步骤包括：形成开口于第一区与第二区中；沉积至少一导电材料于开口中；以及进行第二化学机械研磨工艺以露出介电层的第一部分，其中第二化学机械研磨工艺采用的第二研磨液与第一研磨液不同。

本发明又一实施例提供半导体结构，包括：第一导电结构，位于第一层间介电层中，其中第一导电结构的上表面包括碟状轮廓；第二层间介电层，位于第一层间介电层上，其中第二层间介电层包括垂直地位于第一导电结构上的第一区以及与第一区相邻的第二区，且其中碟状轮廓至少横向地越过第一区的宽度。半导体结构亦包括多个第二导电结构，位于第一区中且彼此隔有第一距离；介电层，埋置于第二层间介电层中并位于第一区中的第二导电结构之间，其中第二区不含介电层；以及多个第三导电结构，位于第二区中且彼此隔有第二距离，其中第二距离大于第一距离。

附图说明

图1是本发明的一个或多个实施例中，制作半导体装置的方法的流程图。

图2、图3、图4、图5A、图5B、图6、图7、图8、图9、图10、图11、图12与图13是本发明的一个或多个实施例中，图1所示的方法的多种阶段中的半导体装置的剖视图。

图14是本发明的一个或多个实施例中，在图1的方法的中间步骤中发生的化学反应。

附图标记说明：

BB’、CC’ 线段

t、x 宽度

w、y 间距