[发明专利]具有动态耦合到漏极的本体的NMOS晶体管

说明书

本公开的实施例涉及具有动态耦合到漏极的本体的NMOS晶体管。一种电路包括逻辑电路和驱动器。该驱动器包括第一NMOS、PAD以及驱动器保护电路，第一NMOS具有耦合到逻辑电路的栅极和耦合到参考电压的源极，PAD耦合到第一NMOS的漏极。该驱动器保护电路包括第二NMOS和电阻器，第二NMOS具有通过电容器耦合到PAD的漏极、耦合到参考电压的源极以及耦合到电源电压的栅极，电阻器耦合在第二NMOS的漏极和第一NMOS的本体之间。当静电放电(ESD)事件升高相对于参考电压或电源电压的PAD处的电位时，电源电压转换为低电平，使得第二NMOS关断，导致第一NMOS的本体与参考电压隔离并且使用电容器将其本体与PAD耦合。

相关申请

本申请要求于2019年1月28日提交的美国临时申请的专利号62/797,536的优先权，其内容以整体引用并入本文。

技术领域

本公开总体上涉及集成电路器件，并且更具体地涉及在集成电路器件的输入-输出焊盘(PAD)处具有改进的对静电放电(ESD)应力的保护的集成电路器件。

背景技术

静电放电(ESD)是集成电路(IC)的开发人员所关心的问题。例如，当电压被运行在PAD和器件外部的电路节点之间的导体获得时，ESD电压可能出现在IC的输入-输出PAD处。PAD是芯片上小的导电区域，其形成了使外部导体可以被安装到芯片上的电路节点。在芯片上，PAD被连接到输入缓冲器电路的输入，或连接到驱动器电路的输出，或连接到两者。如下文所讨论的，驱动器电路中的器件本身能够提供对ESD事件的保护。

一种常见的驱动电路是由两个场效应晶体管(FET)形成的逆变器。图1中示出的一个示例，其中PMOS晶体管MP1被连接到PAD 13和正输入/输出(I/O)电源单元节点VDDIO之间以进行传导，并且NMOS晶体管MN1被连接到PAD 13和接地/负电源电压节点VSSIO之间以进行传导。晶体管MP1和MN1的栅极分别由逻辑电路11和12的输出驱动。

在输出信号的一种二进制状态下，晶体管MP1和MN1的栅极由关断晶体管MN1和接通晶体管MP1以将PAD 13上拉到VDDIO的电压驱动。在另一种二进制输出状态下，晶体管MP1和MN1的栅极由关断晶体管MP1和接通晶体管MN1以将PAD 13下拉到VSSIO的电压驱动。

在已知的ESD保护策略中，如图1所示，电源-接地对VDDIO、VSSIO和PAD之间的ESD网络包括两个二极管D1、D2和RC触发的NMOS MN2。二极管D1具有耦合到VDDIO的阴极和耦合到PAD 13的阳极，二极管D2具有耦合到PAD 13的阴极和耦合到VSSIO的阳极，并且二极管D3具有耦合到VDDIO的阴极和耦合到VSSIO的阳极。

RC触发的NMOS MN2不需要是驱动器电路的一部分，因此，取决于驱动器电路和RC触发的NMOS MN2的位置，寄生电阻可以存在于电源节点VDDIO和接地节点VSSIO之间，其中如图1中的电阻器R1和R2所示，驱动器电路中的器件和RC触发的NMOS MN2被连接到该寄生电阻上。

NMOS晶体管MN2以及二极管D1和D2在ESD事件期间旨在将PAD 13和接地VSSIO之间的电压或电源节点VDDIO和PAD 13之间的电压钳制到一个值，该值不会损坏IC上的电路中连接到PAD 13的器件。当晶体管MN2由触发器电路14触发时，其完成了PAD 13和接地VSSIO之间的低电阻电流路径或电源VDDIO和PAD 13之间的低电阻电流路径以达到安全值。这是ESD事件期间电流流动的预期的安全路径(称为ESD网络)。