[发明专利]SoC内置高精度高速振荡器的数字校准方法及装置

权利要求书

1.一种高速振荡器的数字校准方法，其特征在于，包括：

获取片外辅助校准装置的基准频率；以及高速振荡器经校准后的输出频率；

根据所述基准频率，使用二分法递进式快速修正校准算法对高速振荡器的输出频率进行频率校准，以使高速振荡器的最终的输出频率符合预期。

2.如权利要求1所述的高速振荡器的数字校准方法，其特征在于，采用二分法递进式快速修正校准算法来对高速振荡器的输出频率进行频率校准，包括：

经过若干校准周期进行校准；每一个校准周期中使用二分法递进式快速修正校准算法，使得高速振荡器的输出频率逐次逼近预期频率。

3.如权利要求1所述的高速振荡器的数字校准方法，其特征在于，校准完成后，方法还包括：

记录最后两个校准周期的cur_stat_cnt，分别记为stat_cnt[BT_MAX-1]、stat_cnt[BT_MAX]；以及记录对应的Trim1和Trim2；

计算得到stat_cnt[BT_MAX]与cur_stat_cnt的差值A；

计算stat_cnt[BT_MAX-1]与cur_stat_cnt的差值B；

比较A与B的大小；

如果A小于B，则确定Trim2作为校准寄存器的最终的Trim值；

如果B小于A，则确定Trim1作为校准寄存器的最终的Trim值；

所述cur_stat_cnt为一个校准周期内高速振荡器的时钟脉冲数量。

4.一种高速振荡器的数字校准装置，其特征在于，包括：片外辅助校准装置、片内I/O复用管理模块、OSC数字快速频率校准模块、校准结果判决器、片内高速振荡器、嵌入式Flash；

所述片外辅助校准装置中的上位机，用于控制SoC芯片开始进行校准以及接收校准结果成功与否的状态指示标志；

片内校准寄存器，用于存储每一个校准周期结束后的Trim值；以及将所述Trim值发送给片内高速振荡器；

片内高速振荡器，用于接收片内校准寄存器发送的每一个校准周期的Trim值；以及根据接收到的所述Trim值更新时钟频率，并且输出时钟频率给数字电路；

OSC数字快速频率校准模块，用于获取片外校准辅助装置所提供的基准频率；以及高速振荡器经数字校准后输出的频率；

采用二分法递进式快速修正校准算法进行计算，对高速振荡器的输出频率进行频率校准，以使高速振荡器的输出频率符合预期。

5.如权利要求4所述的高速振荡器的数字校准装置，其特征在于，还包括：SoC芯片内的校准结果判决器；

所述校准结果判决器，用于记录最后两次cur_stat_cnt，分别记为stat_cnt[BT_MAX-1]、stat_cnt[BT_MAX]；以及记录对应的Trim1和Trim2；

计算得到stat_cnt[BT_MAX]与cur_stat_cnt的差值A；

计算stat_cnt[BT_MAX-1]与cur_stat_cnt的差值B；

比较A与B的大小；

如果A小于B，则确定Trim2作为校准寄存器Trim值；

如果B小于A，则确定Trim1作为校准寄存器Trim值。

6.如权利要求4所述的高速振荡器的数字校准装置，其特征在于，还包括SoC芯片内的Flash存储器，用于存储数字校准后的最终Trim值。

7.如权利要求4所述的高速振荡器的数字校准装置，其特征在于，所述校准寄存器的位宽参数可配，典型值为8位或12位。

8.如权利要求4所述的高速振荡器的数字校准装置，其特征在于，所述片外校准辅助装置的上位机还用于，SoC芯片校准完成后，接收芯片发送的完成信息；以及开始校准时，向所述SoC芯片发送开始校准的命令。