[发明专利]MRAM存储器及MRAM阵列读取电路

说明书

一种MRAM存储器及MRAM阵列读取电路，所述MRAM阵列读取电路包括追踪延时电路、字线驱动电路和灵敏放大器；所述追踪延时电路的输入端与预设的时钟脉冲信号耦接，所述追踪延时电路的第一延时输出端与字线驱动电路耦接，所述追踪延时电路的第二延时输出端与所述灵敏放大器的使能端耦接，适于在所述时钟脉冲信号有效时，通过追踪MRAM阵列的阵列位线的放电过程对所述时钟脉冲信号分别进行第一延时和第二延时，生成第一延时信号和第二延时信号，分别作为MRAM阵列的阵列字线开启信号和灵敏放大器的使能信号。上述的方案，可以输出时序上相匹配的阵列字线开启信号和灵敏放大器使能信号，提高MRAM阵列中存储的数据读取的准确性。

技术领域

本发明涉及存储技术领域，尤其涉及一种MRAM存储器及MRAM阵列读取电路。

背景技术

磁性随机存储器(Magnetic Random Access Memory，MRAM)是一种非挥发性的磁性随机存储器。因拥有静态随机存储器(SRAM)的高速读取写入能力和动态随机存储器(DRAM)的高集成度，且基本上可以进行无限次地重复写入，MRAM存储器因而得到了广泛的应用。

但是，现有的MRAM阵列读取电路无法提供时序上相匹配的阵列字线开启信号和灵敏放大器的使能信号，导致无法正确地读出MRAM阵列中存储的数据。

发明内容

本发明解决的问题是提供一种MRAM阵列读取电路，以输出时序上相匹配的阵列字线开启信号和灵敏放大器使能信号，以更加准确地读取MRAM阵列中存储的数据。

为解决上述问题，本发明提供一种MRAM阵列读取电路，所述MRAM阵列读取电路包括追踪延时电路、字线驱动电路和灵敏放大器；

所述追踪延时电路的输入端与预设的时钟脉冲信号耦接，所述追踪延时电路的第一延时输出端与字线驱动电路耦接，所述追踪延时电路的第二延时输出端与所述灵敏放大器的使能端耦接，适于在所述时钟脉冲信号有效时，通过追踪MRAM阵列的阵列位线的放电过程对所述时钟脉冲信号分别进行第一延时和第二延时，生成第一延时信号和第二延时信号，分别作为MRAM阵列的阵列字线开启信号和灵敏放大器的使能信号；

所述字线驱动电路的输入端与所述追踪延时电路的第一延时输出端耦接，输出端与MRAM阵列的阵列字线耦接，适于在接收到所述阵列字线开启信号时，开启对应的阵列字线，使得被选取中的MRAM位存储单元和参考单元开启，以分别对对应的阵列位线和参考位线进行放电；

所述灵敏放大器的使能端与所述追踪延时电路的第二延时输出端耦接，所述灵敏放大器的正相输入端和反相输入端分别与MRAM阵列的阵列位线和参考单元的参考位线耦接，适于在接收到所述使能信号时，读取MRAM阵列的相应阵列位线上的数据点电压与所述参考单元的参考位线上的参考点电压并进行比较，根据比较结果输出对应的数字电平信号。

可选地，所述追踪延时电路包括K个级联的复制位线放电单元，与每级的复制位线放电单元一一对应设置的预充电开关单元、复制位线电容、复制位线和反相延时单元，以及预设的公共源极线；K为大于1的整数；

所述复制位线电容的第一端与本级的复制位线及本级的预充电开关单元的第三端耦接，所述复制位线电容的第二端接地；所述复制位线电容的容值为所述MRAM阵列的位线电容的容值的1/K；

所述预充电开关单元的第一端与预设的预充电脉冲信号耦接，所述预充电开关单元的第二端与所述灵敏放大器的正相输入端耦接，所述预充电开关单元的第三端与本级的复制位线电容的第一端耦接，适于在所述预充电脉冲信号有效时，在所述灵敏放大器的正相输入端与本级的所述复制位线电容之间形成通路，对本级的所述复制位线电容进行充电，以将本级的复制位线的电压上拉至预设的高电平；