[发明专利]一种多通道雷达信号的预处理方法

说明书

本发明公开了一种多通道雷达信号的预处理方法，包括：接收并缓存多路光纤传输来多个通道的数据；分奇偶两路并行对数据进行脉冲压缩处理；利用两组乒乓RAM，依次将每个通道的脉冲压缩数据存储于一DDR3中；在存储时，以单个CPI为批次，交替地将各批次存储于DDR3的两部分空间中；每当DDR3中存储完成一个CPI的数据后，利用第三组乒乓RAM，从DDR3中读取每个通道的脉冲压缩数据；采用两路MTD的方式，对每次读取的脉冲压缩数据进行多普勒滤波处理；对多普勒滤波数据进行数据加权、通道融合以及fftshift运算，得到预处理后的数据。本发明可以提高多通道雷达信号的预处理效率。

技术领域

本发明属于雷达信号处理领域，具体涉及一种多通道雷达信号的预处理方法。

背景技术

雷达探测到的运动目标如飞机、车辆、舰艇等周围存在复杂背景，包括不动的建筑，运动的云雨和干扰等。对雷达信号的预处理主要用于提高雷达的距离分辨率、抗干扰能力、保持远的作用距离以及滤出这些背景产生的杂波而取出运动目标的回波等。

相关技术中，对雷达信号的预处理方法通常是在FPGA(Field Programmable GateArray)中通过高速接口接收数据，然后逐通道进行脉冲压缩；进而依次进行MTD(MovingTarget Detection,动目标检测)、DBF(Digital Beam Forming，数字波束合成)、CFAR(Constant False-Alarm Rate，恒虚警) 检测等信号处理过程；其中，在脉冲压缩时，在DDR3等内存中实现多个脉冲数据的乒乓存储，存储完成的数据进行动目标检测和相邻通道数据的融合。这里，DDR3是一种双倍速率同步动态随机存储器。

然而，脉冲压缩后的数据在DDR3中乒乓存储时，虽然DDR3的速度较快，远高于FPGA的信号处理速度，但如果FPGA的数据处理的速度低，那么从DDR3中读写数据的速度再快，FPGA也无法处理完，造成FPGA 和DDR3不能协调工作；此外，由于做MTD时需要读取同一距离门的所有多普勒通道，而两组DDR3的乒乓存储会占用很多FPGA的高性能IO(Input Output，输入输出)，造成DDR3的带宽利用率较低，而从DDR3中读取数据的速度将会直接影响后续做MTD、通道数据的融合的速率。并且，逐通道进行脉冲压缩等处理的耗时也较长。可见，现有的预处理方法的处理效率较为低下。

发明内容

为了解决现有技术中存在的上述问题，本发明实施例提供了一种多通道雷达信号的预处理方法。

本发明要解决的技术问题通过以下技术方案实现：

一种多通道雷达信号的预处理方法，包括：

接收并缓存多路光纤传输来的多个通道的数据；

分两路并行地对所述多个通道的数据进行脉冲压缩处理，得到每个通道的脉冲压缩数据；其中，一路处理奇通道，另一路处理偶通道；

利用两组乒乓RAM，依次将每个通道的脉冲压缩数据存储于一DDR3 中；在存储时，以单个CPI为批次，交替地将各个批次的脉冲压缩数据存储于所述DDR3的两部分空间中；其中，所述两组乒乓RAM中，一组用于将奇通道脉冲压缩数据存储于所述DDR3中，另一组用于将偶通道的脉冲压缩数据存储于所述DDR3中；

每当DDR3中存储完成一个CPI的数据后，利用第三组乒乓RAM，从所述DDR3中读取每个通道的脉冲压缩数据；在读取时，每次连续读取该通道的多个距离单元；

采用两路MTD的方式，对每次读取的脉冲压缩数据进行多普勒滤波处理，得到多组多普勒滤波数据；

对所得到的多组多普勒滤波数据进行数据加权、通道融合以及fftshift 运算，得到预处理后的数据。

在本发明的一个实施例中，每个所述通道的数据均包括：该通道的模式字和雷达回波数据；