[发明专利]一种半导体器件及其制造方法

说明书

本发明公开了一种半导体器件及其制造方法，该半导体器件包括：第一导电类型半导体层；若干第一半导体区域，第一半导体区域是第二导电类型，设置在第一导电类型半导体层内，若干第一半导体区域在第一方向上延伸；若干第二半导体区域，第二半导体区域是第二导电类型，在第二方向延伸，设置在第一导电类型半导体层内且位于相邻的两个第一半导体区域之间，与相邻的两个第一半导体区域接触。本发明实施例提供的半导体器件，结场效应区和第二半导体区域的宽度可以调节，可以通过减小结场效应区的宽度来减小半导体器件的晶胞尺寸。

技术领域

本发明涉及晶体管结构领域，具体涉及一种半导体器件及其制造方法。

背景技术

对于半导体器件，一个潜在的问题是在器件的结场效应(JFET)区的栅极氧化物处的高电场的存在。JFET区通常是可包括N型掺杂剂的N型漂移区的活性部分，并位于两个P型阱之间。JFET区可以指的是与通过施加栅极电压来达到P型阱的表面的沟道区接触的区。JFET区与N+源极区、沟道区、N型漂移区、衬底和漏极电极一起构成电子的传导路径。在高偏置电压被施加到漏极(接近于操作最大值)且栅极被保持接近地电位的操作条件下，JFET区之上的栅极氧化物存在高电场，此时，界面材料和栅极氧化物中的瑕疵可能导致栅极氧化物故障，热载流子也可能被注入栅极氧化物中。

一般地，如图7所示，为了减小半导体器件结场效应区的栅极氧化物处的高电场，常采用在结场效应区中间引入一个P+区。但采用这种方法减小半导体器件结场效应区的栅极氧化物处的高电场，使得晶胞尺寸很大，因为P+区本身需要占用结场效应区的一部分空间，且是在结场效应区的中间被引入，P+区与临近的P+阱区之间存在间隙。为了进一步降低器件的导通电阻，在沟道迁移率保持不变的情况下，需要尽量增加单位面积内的沟道密度，即降低晶胞尺寸。但上述结构难以减小晶胞尺寸。

发明内容

有鉴于此，为了克服现有技术中的不足，本发明提出了一种半导体器件及其制造方法。

根据第一方面，本发明实施例提供了一种半导体器件，包括：第一导电类型半导体层；若干第一半导体区域，第一半导体区域是第二导电类型，设置在第一导电类型半导体层内，若干第一半导体区域在第一方向上延伸；若干第二半导体区域，第二半导体区域是第二导电类型，在第二方向延伸，设置在第一导电类型半导体层内且位于相邻的两个第一半导体区域之间，与相邻的两个第一半导体区域接触。

可选地，第一半导体区域的掺杂浓度为1＊10¹⁵cm^－3－1＊10¹⁸cm^－3。

可选地，第二半导体区域的掺杂浓度为5＊10¹⁶cm^－3－5＊10²⁰cm^－3。

可选地，第二半导体区域的长度小于2μm。

可选地，第一导电类型半导体层由宽禁带半导体制成。

可选地，宽禁带半导体的材料为碳化硅。

可选地，半导体器件包括：MOSFET、绝缘栅双极型晶体管、金属氧化物半导体控制的晶闸管。

根据第二方面，本发明实施例提供了一种制造半导体器件的方法，包括：形成第一导电类型半导体层；在第一导电类型半导体层内形成若干第一半导体区域，第一半导体区域是第二导电类型，若干第一导电类型半导体区域在第一方向上延伸；在第一导电类型半导体层内形成若干第二半导体区域，第二半导体区域是第二导电类型，在第二方向上延伸，位于相邻的两个第一半导体区域之间，与相邻的两个第一半导体区域接触。

可选地，在第一导电类型半导体层内形成若干第一半导体区域，包括：通过离子注入的方法在第一导电类型半导体层内形成若干第一半导体区域，其中第一半导体区域是第二导电类型，若干第一导电类型半导体区域在第一方向上延伸。