[发明专利]三维存储器及其形成方法

说明书

本发明涉及半导体制造技术领域，尤其涉及一种三维存储器及其形成方法。所述三维存储器包括：依次层叠的第一存储器件、第一外围电路器件和第二存储器件；所述第一存储器件、第二存储器件均与所述第一外围电路器件电连接。本发明一方面，提供了更大的存储空间和存储密度，并改善了三维存储器的结构稳定性；另一方面，有助于降低单个存储器件中台阶区域的高度，从而增强了三维存储器的结构稳定性。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种三维存储器及其形成方法。

背景技术

随着技术的发展，半导体工业不断寻求新的方式生产，以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。在非易失性存储器中，例如NAND存储器，增加存储器密度的一种方式是通过使用垂直存储器阵列，即3D NAND(三维NAND)存储器；随着集成度的越来越高，3D NAND存储器已经从32层发展到64层，甚至更高的层数。

随着三维存储器堆叠层数的不断增加，在三维存储器的工艺生产、存储性能和稳定性等方面都面临着越来越巨大的挑战。

因此，如何提高三维存储器的存储密度，改善三维存储器的结构稳定性，是目前亟待解决的技术问题。

发明内容

本发明提供一种三维存储器及其形成方法，用于解决现有技术中三维存储器的存储密度较低的问题，以提供更大的存储空间，改善三维存储器的结构稳定性。

为了解决上述问题，本发明提供了一种三维存储器，包括：

依次层叠的第一存储器件、第一外围电路器件和第二存储器件；

所述第一存储器件、第二存储器件均与所述第一外围电路器件电连接。

可选的，所述第一存储器件包括沿所述第一存储器件指向所述第一外围电路器件的方向依次堆叠的多个第一栅层，所述第二存储器件包括沿所述第二存储器件指向所述第一外围电路器件的方向依次堆叠的多个第二栅层；所述三维存储器还包括：

与多个所述第一栅层对应的多个第一插塞，每一所述第一插塞的一端电连接一所述第一栅层、另一端电连接所述第一外围电路器件；

与多个所述第二栅层对应的多个第二插塞，每一所述第二插塞的一端电连接一所述第二栅层、另一端电连接所述第一外围电路器件。

可选的，所述第一存储器件包括第一核心区域和第一台阶区域，所述第二存储器件包括第二核心区域和第二台阶区域；

每一所述第一插塞与位于所述第一台阶区域的一所述第一栅层电连接；

每一所述第二插塞与位于所述第二台阶区域的一所述第二栅层电连接。

可选的，所述第一外围电路器件包括：

多个第一导电塞，所述第一导电塞位于所述第一外围电路器件朝向所述第一存储器件的表面，所述第一导电塞用于与所述第一插塞电连接；

多个第二导电塞，所述第二导电塞位于所述第一外围电路器件朝向所述第二存储器件的表面，所述第二导电塞用于与所述第二插塞电连接。

可选的，还包括：

第一柱塞，一端电连接所述第一核心区域、另一端电连接所述第一外围电路器件；

第二柱塞，一端电连接所述第二核心区域、另一端电连接所述第一外围电路器件。

可选的，所述第一台阶区域位于所述第一核心区域的外围，所述第二台阶区域位于所述第二核心区域的外围；或者，

所述第一核心区域位于所述第一台阶区域的外围，所述第二核心区域位于所述第二台阶区域的外围。

可选的，还包括：