[发明专利]使用梳状路由结构以减少金属线装载的存储器件有效
| 申请号： | 202010030355.0 | 申请日： | 2018-09-10 |
| 公开（公告）号： | CN111211133B | 公开（公告）日： | 2021-03-30 |
| 发明（设计）人： | 霍宗亮;刘峻;夏志良;肖莉红 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L27/1157 | 分类号： | H01L27/1157;H01L27/11578 |
| 代理公司： | 北京永新同创知识产权代理有限公司 11376 | 代理人： | 林锦辉;刘景峰 |
| 地址： | 430223 湖北省武*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 使用 路由 结构 减少 金属线 装载 存储 器件 | ||
1.一种存储器件，包括：
衬底；
设置在所述衬底的第一表面上方的具有交替的导体和绝缘体层的堆叠层；
竖直延伸通过所述堆叠层的多个结构；
与所述多个结构中的第一组电耦合的第一组导电线；
与所述多个结构中的不同于所述多个结构中的所述第一组的第二组电耦合的第二组导电线；
其中，所述第二组导电线位于所述衬底的与所述第一组导电线相对的一侧上，
其中，所述多个结构包括NAND存储器串，所述第一组导电线和所述第二组导电线中的每者包括耦合至所述NAND存储器串中的一者或多者的位线，所述位线在所述第一组导电线和所述第二组导电线之间交错地布置。
2.根据权利要求1所述的存储器件，其中，所述NAND存储器串均包括围绕芯绝缘材料的多个层，其中，所述多个层包括阻挡层、存储层、隧道层和沟道层。
3.根据权利要求1所述的存储器件，其中，所述第一组导电线和所述第二组导电线中的每者包括耦合至所述堆叠层的导电层的字线，所述字线在所述第一组导电线和所述第二组导电线之间交错地布置。
4.根据权利要求1所述的存储器件，其中，所述多个结构包括导电触点。
5.根据权利要求4所述的存储器件，其中所述多个结构中的所述第一组仅包括所述NAND存储器串，并且所述多个结构中的所述第二组仅包括所述导电触点。
6.根据权利要求1所述的存储器件，其中，还包括：一个或多个互连层，所述一个或多个互连层包括处于所述存储器件的顶表面处的第一导体层；
处于所述存储器件的所述顶表面处的键合界面，其中，半导体器件被配置为在所述键合界面处与所述存储器件键合。
7.根据权利要求6所述的存储器件，其中，所述半导体器件是CMOS器件。
8.一种用于形成存储器件的方法，包括：
在第一衬底上形成具有交替的导体和绝缘体层的堆叠层；
形成竖直延伸通过所述堆叠层的多个结构；
形成电耦合至所述多个结构中的第一组的第一组导电线；
形成电耦合至所述多个结构中的第二组的第二组导电线，
其中，所述第二组导电线位于所述衬底的与所述第一组导电线相对的一侧上，并且其中，所述多个结构包括NAND存储器串，所述第一组导电线和所述第二组导电线中的每者包括耦合至所述NAND存储器串中的一者或多者的位线，所述位线在所述第一组导电线和所述第二组导电线之间交错地布置。
9.根据权利要求8所述的一种用于形成存储器件的方法，包括：
所述第一组导电线和所述第二组导电线中的每者包括耦合至所述堆叠层的导电层的字线，以及所述字线在所述第一组导电线和所述第二组导电线之间交错地布置。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202010030355.0/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
