[发明专利]扇出型晶片级芯片尺寸封装和制造方法

说明书

本发明题为“扇出型晶片级芯片尺寸封装和制造方法”。在一般方面，一种用于生产扇出型晶片级封装半导体器件的方法可以包括：将半导体晶片分离成多个半导体管芯；以及在将半导体晶片分离成多个半导体管芯之后，增加多个半导体管芯之间的间距。该方法还可以包括：将多个半导体管芯包封在模塑料中；以及确定设置在模塑料内的一个或多个对准特征的相应位置。该方法还可以进一步包括基于确定的相应位置在模塑料中形成一个或多个对准标记。

技术领域

本说明书涉及半导体器件封装和制造这种封装的相关联方法。更具体地，本说明书涉及封装在扇出型晶片级芯片尺寸封装(FOWLCSP)中的半导体器件以及对应的制造方法。

背景技术

半导体器件(例如，半导体管芯(die))可以以许多不同的封装配置来实现。例如，半导体管芯或者多个半导体管芯(其包括诸如功率晶体管、功率二极管、集成电路等的器件)可以包括在晶片级封装中，诸如扇出型晶片级封装(FOWLP)或扇出型晶片级芯片尺寸封装(FOWLCSP)。然而，目前用于生产这种封装的方法具有某些缺点，诸如在生产再分布层(其可被称为信号再分布层)时可能出现的未对准，其中再分布层提供到封装中包括的一个或多个半导体管芯的电连接。

发明内容

在一般方面，用于生产扇出型晶片级封装(FOWLP)半导体器件的方法可以包括：将半导体晶片分离成多个半导体管芯；以及在将半导体晶片分离成多个半导体管芯之后，增加多个半导体管芯之间的间距。该方法还可以包括：将多个半导体管芯包封在模塑()料中；以及确定设置在模塑料内的一个或多个对准特征的相应位置。该方法还可以进一步包括基于所确定的相应位置在模塑料中形成一个或多个对准标记。

在另一个一般方面，扇出型晶片级封装(FOWLP)半导体器件可以包括半导体管芯和至少部分地包封半导体管芯的模塑料。FOWLP还可以包括穿过模塑料的多个通孔开口。多个通孔开口中的每个通孔开口可以暴露半导体管芯的相应电连接。FOWLP还可以包括在模塑(molding)料中的至少一个凹陷区域。FOWLP还可以包括信号分布结构。信号分布结构可以设置在模塑料上，并且设置在穿过模塑料的至少一个通孔开口中。信号分布结构的至少一部分可以设置在至少一个凹陷区域中。

附图说明

图1是示出根据一个实施方式的扇出型晶片级芯片尺寸封装(FOWLCSP)的平面图的图。

图2是示意性地示出根据一个实施方式在扇出型晶片级芯片尺寸封装工艺期间设置在载体上的多个半导体管芯的图。

图3A和图3B是示出根据一个实施方式的对准标记的图。

图4A和图4B是示出根据一个实施方式的另一对准标记的图。

图5A和图5B是示出根据一个实施方式的又一对准标记的图。

图6A-6R是示出根据一个实施方式的用于生产扇出型晶片级芯片尺寸封装的工艺的图。

图7A-7G是示出根据一个实施方式的用于生产扇出型晶片级芯片尺寸封装的另一种工艺的图。

图8是示出根据一个实施方式的可以使用图6A-6R的方法生产的芯片尺寸封装的图。

图9是示出根据一个实施方式的可以使用图7A-7G的方法生产的芯片尺寸封装的图。

在未必按比例绘制的附图中，相似参考符号可指示不同视图中的相似和/或类似部件(元件、结构等)。附图大体上以举例而非限制的方式示出了本公开中所讨论的各种实施方式。在一个附图中示出的参考符号对于相关视图中的相同和/或相似元件可不重复。在多个图中重复的参考符号可以不相对于这些图中的每个图具体地讨论，而是可以提供用于相关视图之间的上下文。另外，并非附图中的所有相似元件都可以在给定视图中示出该元件的多个实例时用参考符号具体引用。

具体实施方式