[发明专利]一种高环路增益双环负反馈的带隙基准电路

说明书

一种高环路增益双环负反馈的带隙基准电路，属于集成电路技术领域。本发明提出的带隙基准电路中基准核心采用第一电阻、第二电阻、第一NPN型三极管和第二NPN型三极管构成嵌套式类二极管，使得基准核心的箝位点具有相反的电压极性，从而使环路能够产生两个负反馈环，与传统带隙基准结构中基准核心的箝位点具有相同极性而产生一正一负两个反馈环不同，双负反馈环具有更大的环路增益，能够使得带隙基准电路具有更高的精度和更好的电源抑制能力，并且适用于低压低功耗系统的应用。

技术领域

本发明属于集成电路技术领域，具体涉及一种高环路增益双环负反馈的带隙基准电路。

背景技术

带隙基准电路一般包括PTAT(正比于绝对温度)产生模块、CTAT(反比于绝对温度)产生模块和叠加模块，CTAT产生模块一般利用三极管的基极-发射极电压V_BE实现，叠加模块实现PTAT和CTAT项的比例求和，产生零温输出参考电压。

如图1所示为传统电压模式带隙基准电路。从图中可以看出，现有带隙基准电路的特点是，一般只具备一个负反馈环，或一个正反馈环，或者一正一负两个反馈环。在正常工作时，应该确保负反馈环增益大于正反馈环增益，或者正反馈的环路增益小于1，才有可能达到系统稳定。但是，由于正反馈环的增益抵消了一部分负反馈环的增益或者单纯只具备一个反馈环，所以会导致整体环路增益有所降低。

发明内容

针对上述传统带隙基准电路存在的环路增益低的问题，本发明提出了一种高环路增益双环负反馈的带隙基准电路，设计了一种嵌套式类二极管连接结构，使得电路可以产生两个负反馈环，从而极大地提高了环路增益，提高了带隙基准电路的精度和电源抑制能力。

本发明的技术方案为：

一种高环路增益双环负反馈的带隙基准电路，包括第一NPN型三极管、第二NPN型三极管、第三NPN型三极管、第四NPN型三极管、第一电阻、第二电阻、第三电阻、第四电阻、第三电容、第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和补偿网络，

第一NPN型三极管的基极连接第一电阻的一端、第二电阻的一端和第三电阻的一端，其集电极连接第二NPN型三极管的基极、第三NPN型三极管的基极和第一电阻的另一端，其发射极连接第二NPN型三极管的发射极并通过第四电阻后接地；

第四NPN型三极管的基极连接第二NPN型三极管的集电极、第二电阻的另一端和第三电容的一端，其集电极连接第三NMOS管的源极，其发射极连接第三NPN型三极管的发射极并接地；

第二NMOS管的栅极连接第三NMOS管的栅极、第一NMOS管的源极、第三电容的另一端和第三电阻的另一端并作为所述带隙基准电路的输出端，其漏极连接第一PMOS管的栅极和漏极以及第二PMOS管的栅极，其源极连接第三NPN型三极管的集电极；

第三PMOS管的栅漏短接并连接第四PMOS管的栅极和第一PMOS管的源极，其源极连接第四PMOS管的源极和第一NMOS管的漏极并连接电源电压；

第二PMOS管的源极连接第四PMOS管的漏极，其漏极连接第一NMOS管的栅极和第三NMOS管的漏极；

所述补偿网络接在第一NMOS管的栅极和地之间；

第一NPN型三极管、第二NPN型三极管、第三NPN型三极管、第四NPN型三极管的发射结面积比为1:N:1:1，N为2～8之间的整数；

第一电阻、第二电阻、第三电阻、第四电阻为同一类型的电阻，其中第一电阻、第二电阻、第四电阻的阻值之比为1:1:(1/k_R)，常数k_R的取值由使第三NPN型三极管和第四NPN型三极管工作在正常状态决定，第三电阻为修调电阻；