[发明专利]非易失性存储器装置

说明书

提供了一种非易失性存储器装置。该非易失性存储器装置包括：第一存储器块，包括沿与基底垂直的方向堆叠的多个单元晶体管，所述多个单元晶体管与多条地选择线、多条字线和多条串选择线互连；块选择电路，与所述多条地选择线、所述多条字线和所述多条串选择线连接，并响应于块选择信号而将相应的驱动电压分别提供给所述多条地选择线、所述多条字线和所述多条串选择线；以及块未选择电路，仅与所述多条串选择线中的特定串选择线连接，并响应于块未选择信号而将截止电压仅提供给特定串选择线。

本申请要求于2019年3月26日在韩国知识产权局提交的第10-2019-0034572号韩国专利申请的优先权，该韩国专利申请的公开通过引用全部包含于此。

技术领域

在此描述的发明构思的实施例涉及一种半导体存储器，更具体地，涉及一种非易失性存储器装置。

背景技术

半导体存储器装置被分类为当电源断开时其中存储的数据消失的易失性存储器装置(诸如，静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM))以及即使当电源断开时也保留其中存储的数据的非易失性存储器装置(诸如，闪存装置、相变RAM(PRAM)、磁RAM(MRAM)、电阻式RAM(RRAM)或铁电RAM(FRAM))。

闪存装置正被广泛地用作高容量存储介质。现在，随着三维闪存装置的发展，正在提高闪存装置的集成度，并且正在开发用于控制具有提高的集成度的闪存装置的各种技术。

发明内容

发明构思的实施例提供一种能够通过减小非易失性存储器装置的外围电路(具体地，行解码器)的面积来降低成本的非易失性存储器装置。

根据示例性实施例，一种非易失性存储器装置包括：第一存储器块，包括沿与基底垂直的方向堆叠的多个单元晶体管，所述多个单元晶体管与多条地选择线、多条字线和多条串选择线互连；块选择电路，与所述多条地选择线、所述多条字线和所述多条串选择线连接，并响应于与第一存储器块对应的块选择信号而将相应的驱动电压分别提供给所述多条地选择线、所述多条字线和所述多条串选择线；以及块未选择电路，仅与所述多条串选择线中的特定串选择线连接，并响应于与第一存储器块不对应的块未选择信号而将截止电压仅提供给特定串选择线。特定串选择线的数量可小于所述多条串选择线的数量。

根据示例性实施例，一种非易失性存储器装置包括：第一单元串，包括多个第一单元晶体管，所述多个第一单元晶体管在共源线与第一位线之间串联连接并且沿与基底垂直的方向彼此堆叠；第二单元串，包括多个第二单元晶体管，所述多个第二单元晶体管在共源线与第一位线之间串联连接并且沿与基底垂直的方向彼此堆叠；块选择电路，通过多条信号线与第一单元串和第二单元串连接，并响应于块选择信号而将相应的驱动电压提供给所述多条信号线；以及块未选择电路，仅与所述多条信号线中的特定信号线连接，并响应于块未选择信号而将截止电压提供给特定信号线。所述多条信号线中的除了特定信号线之外的剩余信号线包括与第一单元串连接的至少一条第一串选择线以及与第二单元串连接的至少一条第二串选择线。

根据示例性实施例，一种非易失性存储器装置包括：第一存储器块，包括沿与基底垂直的方向堆叠的多个单元晶体管，所述多个单元晶体管与多条串选择线、多条字线和多条地选择线互连；块解码器，分别基于与第一存储器块对应的第一地址以及与第一存储器块不对应的第二地址，使块选择信号和块未选择信号激活，第一地址和第二地址从外部装置被接收；多个路径晶体管，响应于块选择信号的激活而将相应的驱动电压分别提供给所述多条串选择线、所述多条字线和所述多条地选择线；以及多个未选择路径晶体管，响应于块未选择信号的激活而将截止电压提供给所述多条串选择线中的特定串选择线。所述多个未选择路径晶体管的数量小于所述多条串选择线的数量。

附图说明

通过参照附图详细描述发明构思的示例性实施例，发明构思的以上和其他目的和特征将变得清楚。

图1是示出根据发明构思的实施例的非易失性存储器装置的框图。