[发明专利]非易失性存储器装置

权利要求书

1.一种非易失性存储器装置，包括：

第一存储器块，包括沿与基底垂直的方向堆叠的多个单元晶体管，所述多个单元晶体管与多条地选择线、多条字线和多条串选择线互连；

块选择电路，与所述多条地选择线、所述多条字线和所述多条串选择线连接，并被配置为响应于块选择信号而将相应的驱动电压分别提供给所述多条地选择线、所述多条字线和所述多条串选择线；以及

块未选择电路，仅与所述多条串选择线中的特定串选择线连接，并被配置为响应于块未选择信号而将截止电压仅提供给特定串选择线，

其中，特定串选择线的数量小于所述多条串选择线的数量。

2.根据权利要求1所述的非易失性存储器装置，还包括：

块解码器，被配置为从外部装置接收地址，并基于接收的地址输出块选择信号和块未选择信号。

3.根据权利要求2所述的非易失性存储器装置，其中，响应于块未选择信号的激活，所述非易失性存储器装置被配置使得块未选择电路将截止电压提供给特定串选择线，并且

其中，响应于块选择信号的去激活，块选择电路使所述多条串选择线中的除了特定串选择线之外的剩余的串选择线浮置。

4.根据权利要求1所述的非易失性存储器装置，其中，截止电压是地电压和负电压中的任何一种。

5.根据权利要求1所述的非易失性存储器装置，其中，第一存储器块包括均插入在基底与第一位线之间的第一单元串和第二单元串，

其中，第一单元串包括：

所述多个单元晶体管中的第一地选择晶体管，第一地选择晶体管沿与基底垂直的方向堆叠并且与所述多条地选择线中的第一地选择线连接；

所述多个单元晶体管中的第一存储器单元，第一存储器单元位于第一地选择晶体管上方，沿与基底垂直的方向堆叠，并分别与所述多条字线连接；以及

所述多个单元晶体管中的第一串选择晶体管，第一串选择晶体管位于第一存储器单元上方，沿与基底垂直的方向堆叠，并分别与所述多条串选择线中的第一串选择线连接，并且

其中，第二单元串包括：

所述多个单元晶体管中的第二地选择晶体管，第二地选择晶体管沿与基底垂直的方向堆叠并且与所述多条地选择线中的第二地选择线连接；

所述多个单元晶体管中的第二存储器单元，第二存储器单元位于第二地选择晶体管上方，沿与基底垂直的方向堆叠，并分别与所述多条字线连接；以及

所述多个单元晶体管中的第二串选择晶体管，第二串选择晶体管位于第二存储器单元上方，沿与基底垂直的方向堆叠，并分别与所述多条串选择线中的第二串选择线连接。

6.根据权利要求5所述的非易失性存储器装置，其中，特定串选择线包括第一串选择线中的第一部分和第二串选择线中的第二部分。

7.根据权利要求6所述的非易失性存储器装置，其中，第一串选择线中的第一部分连接到第一串选择晶体管中的第一部分，第一串选择晶体管中的第一部分被布置为比第一串选择晶体管中的除了第一串选择晶体管中的第一部分之外的剩余的第一串选择晶体管更靠近第一位线，并且

其中，第二串选择线中的第二部分连接到第二串选择晶体管中的第二部分，第二串选择晶体管的第二部分被布置为比第二串选择晶体管中的除了第二串选择晶体管的第二部分之外的剩余的第二串选择晶体管更靠近第一位线。

8.根据权利要求6所述的非易失性存储器装置，其中，第一串选择线的数量为M，

其中，第一串选择晶体管之中的与第一串选择线中的第一部分连接的串选择晶体管的数量为N，

其中，M和N中的每个为正整数，并且N小于M，

其中，第二串选择线的数量为M，并且

其中，第二串选择晶体管之中的与第二串选择线的第二部分连接的串选择晶体管的数量为N。