[发明专利]一种基于FPGA的通用多通道数据发送系统及方法

说明书

本发明提供了一种基于FPGA的通用多通道数据发送系统。该系统包括：数据流格式转换单元、存储控制单元、优先级判断控制器、数据封装模块、接口转换模块；数据流格式转换单元用于将输入数据流转换为自定义接口格式；存储控制单元负责将自定义格式的数据和控制信息存储在对应的RAM和FIFO中；优先级判断控制器依据优先级完成多通道数据到单通道的汇总；数据包分包模块将大于规定数据包长度的数据包进行分包存储。数据封装模块根据相应的传输总线协议逐级完成数据封装，接口转换模块完成自定义接口到AXIS接口的转换。本系统结构清晰，接口信号精简实用，可根据优先级传输多路跨时钟域、变位宽的不同用途数据，可模块化用于多种总线协议上，使用灵活。

技术领域

本发明属于雷达或通信领域。

背景技术

在雷达或通信领域，通常使用千兆网、SRIO以及PCIE等不同数据传输协议进行FPGA与上位机之间的数据交互，并且交互的数据具有用途多、优先级不同等多种特点。不同的总线传输协议以及传输数据的多种要求都会提升程序的复杂度。当同一项目中同时使用多个总线协议进行交互，或者不同项目使用同一总线协议进行交互时，在传统解决方案中往往使用针对不同的协议设计完全不同的传输系统，或者针对不同项目的相同总线协议设计不同的传输系统的方法。传统解决方案将大大延长了开发周期，而且目前大多数设计的应用仅限于自身工程，通用性差。因此，设计一种通用性高、能满足多数复杂传输要求，并且能最大化的通用于各种标准传输总线的数据发送系统具有十分重要的意义。

发明内容

本发明的目的在于提供一种基于FPGA的通用多通道数据发送系统及方法，解决了同时传输多种优先级不同数据、需要传输的多路数据是同时产生、通道数根据项目不同而发生变化等要求，并且只需稍作调整，即可实现在FPGA的PCIE、以太网、SRIO等IP核上进行数据传输。

为了达到以上目的，本发明采用的技术方案是：

本发明提出的一种基于FPGA的通用多通道数据发送系统，包括数据流格式转换单元、存储控制单元、优先级存储控制器、数据封装模块、接口转换模块，其中，系统的各模块之间均使用电连接。

数据流格式转换单元用于将对应输入通道的数据流转换为自定义接口格式数据并传送到存储控制单元。

存储控制单元包含一个跨时钟域RAM、一个跨时钟域FIFO以及控制模块,其中RAM用于存储需要传输的数据包，FIFO用于存储相应数据包的控制信息，RAM和FIFO的写时钟是与输入数据流同步的，控制模块完成将自定义接口格式的数据写入本级RAM中,以供优先级存储控制器读取。

优先级存储控制器依据通道优先级依次完成数据从多个存储控制单元到单个存储单元的汇总。优先级存储控制器包含一个优先级判断单元、格式转换单元和一个存储控制单元，优先级存储控制器用于依据优先级依次将多通道数据汇总成为单个通道，格式转换单元负责将数据转换为自定义接口格式，存储控制单元同权利要求2所述的相同，RAM用于存储需要传输的数据包，FIFO用于存储相应数据包的控制信息。

数据包分包模块用于将优先级存储控制器中的RAM数据在FIFO的控制下读出，并将每包数据按规定的数据包长度进行分包存储。数据包分包模块包含一个数据分包子模块和一个存储控制单元。数据分包子模块完成大数据包到规定长度的小数据包的分割。

数据封装模块根据上级FIFO中的信息读取数据，并根据相应的传输总线协议完成本级数据封装并写入下一级数据封装模块，直到封装成标准传输总线协议的数据包格式为止。数据封装模块可多级串联，逐级按照总线协议的数据格式对数据进行封装，每一级都包括一个封装子模块和一个存储控制单元，其中1～N级的存储控制单元同权利要求2所述的相同，1～N-1级的存储控制单元的读时钟可由用户指定，第N级的存储控制单元的读时钟需与FPGA的总线控制器IP的数据输入时钟同源。

接口转换模块完成在前一级FIFO的控制下将前一级RAM中的数据读出，并转换成AXIS的接口标准。